xilinx workshop 질문 가능할까요?
243
작성한 질문수 8
안녕하세요. 맛비님의 추천으로 xilinx workshop을 진행하고 있습니다. workshop을 진행하면서 겪었던 문제인데 해결을 하고자 하였는데 방법을 찾지 못하여 질문하게 되었습니다. 질문이 강의 내용이 아니기 때문에 염치를 불구하고 여쭙게 되었습니다. 그렇기에 강의 외의 질문이므로 해결해주시지 않으셔도 됩니다. 공부하면서 답답함에 질문을 드립니다. 나름 xdc파일에서 btn을 추가하였지만 되지 않았습니다.
[Place 30-58] IO placement is infeasible. Number of unplaced IO Ports (1) is greater than number of available sites (0).
The following are banks with available pins:
IO Group: 0 with : SioStd: LVCMOS18 VCCO = 1.8 Termination: 0 TermDir: BiDi RangeId: 1 Drv: 12 has only 0 sites available on device, but needs 1 sites.
Term: btn_tri_io[0]
implementation을 하는 과정에서 위와 같은 Error가 발생하였습니다. workshop 과정은 advanced Embedded system에서 lab2과정이였습니다.
답변 1
0
안녕하세요 🙂
저도 정확하게는 모르겠네요 ㅠ
보니 버튼 연결의 문제 같은데요. 버튼과 유사한 스위치 까지는 강의에서 다룬적이 있으니, 그 방법을 사용해서 직접 연결해보시겠어요?
즐공하세요 :)
UART0, 1 중 선택
1
53
2
datamoverbram모듈질문
1
63
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
99
2
vitis 설치 관련 질문 있습니다!
1
86
2
FPGA 공식문서 읽는법
1
96
2
보드 추가의 클릭창이 없습니다.
1
71
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
82
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
106
1
Vitis 코드 작성
1
130
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
293
3
[9장 led 점등 시간 제어 불가]
1
81
2
Platform Invalid 오류
1
150
3
WSL 설치 관련 문의드립니다!!
1
96
2
Vivado 툴, 파일 질문드립니다!
1
156
2
9장 LED 점등 안됨
1
111
3
Edit in IP Packager 이후에
1
86
1
Fpga 로직
1
89
2
pmu-fw is not running
1
127
2
Create Project에 대해서 궁금해요
1
89
2
장치관리자 USB 포트
1
99
2
FPGA 7장 AXI_LITE I/F질문
1
90
1
bram mover에서 합성할때
1
78
2
타이밍 위반 질문
1
78
2
rvalid 초기화
1
66
2