vivado project, vitis serial terminal 질문
417
작성한 질문수 8
첫번째 사진과 같이 project를 생성하면서 자주 zybo가 없는 것 처럼 보이지 않는 경우가 발생합니다. 아무리 Refresh를 해도 동일하게 발생합니다. 두번째 사진에서 보이는 것 처럼 다른 project에서는 잘 인식이 되어 xc7z010clg400-1이라고 써있는데 이를 세번째 사진에서 검색하여 사용해도 무방한 것인가요?



vitis에서 build project를 한 후에 마음이 급하여 sw를 launch하고 난 후에 vitis serial terminal에 연결하여 실행하는 데 이러면 마치 terminal에서 동작을 하지 않는 것처럼 보입니다. uart를 연결을 끊고 launch를 하여도 동일합니다. 반드시 uart를 연결한 후 launch를 해야 하나요? 순서가 있는지 궁금합니다.
3. 알려주신 영상에서 동일하게 순서를 맞춰 따라가더라도 terminal에서 동작하지 않는 것처럼 uart가 연결만 되었다는 메세지만 나올 뿐 그 외에는 나타나지 않는 경우들도 있었습니다. 여러 번 프로그램을 껐다 켰다를 반복해서 겨우 될 때가 여러 번 있었습니다.
답변 1
0
안녕하세요 🙂
환경문제는 해결해드리기 어려운데요. 최선을 다해서 답을 드려보겠습니다. ㅠㅠ
A1. 보였다 안보였다의 원인은 저도 잘 모르겠습니다.
캡쳐해주신 내용이 맞다면 "xc7z010clg400-1" 사용하시면 되겠습니다.
A2. 순서를 지켜주세요.
생각해보시면 Uart 가 먼저 연결되어야 terminal 의 글씨가 보이실꺼에요.
A3. 해당 원인은 저도 모르겠습니다. 절차를 정확하게 따르셨다면, 갖고 계신 보드 혹은 PC 의 문제라고 말씀드릴 수 밖에 없네요... 제가 사용하는 환경에서는 질문자님과 같은 문제는 없었습니다.
툴 혹은 환경 문제는 Xilinx 포럼이 도움이 되실 것 같아요.
https://support.xilinx.com/s/topiccatalog?language=en_US
즐공하세요 🙂
UART0, 1 중 선택
1
54
2
datamoverbram모듈질문
1
64
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
100
2
vitis 설치 관련 질문 있습니다!
1
87
2
FPGA 공식문서 읽는법
1
97
2
보드 추가의 클릭창이 없습니다.
1
71
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
82
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
107
1
Vitis 코드 작성
1
130
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
294
3
[9장 led 점등 시간 제어 불가]
1
82
2
Platform Invalid 오류
1
150
3
WSL 설치 관련 문의드립니다!!
1
97
2
Vivado 툴, 파일 질문드립니다!
1
157
2
9장 LED 점등 안됨
1
112
3
Edit in IP Packager 이후에
1
87
1
Fpga 로직
1
90
2
pmu-fw is not running
1
128
2
Create Project에 대해서 궁금해요
1
90
2
장치관리자 USB 포트
1
100
2
FPGA 7장 AXI_LITE I/F질문
1
91
1
bram mover에서 합성할때
1
79
2
타이밍 위반 질문
1
79
2
rvalid 초기화
1
67
2





