18장 tb실행후 gvim을 통해서 rtl_v_result.txt를 열었는데 값이 x x로 나와요.. 왜 이렇게 나올까요?
437
작성한 질문수 7
코드도 계속 찾아보고 반복해서 실행해도 21장은 값이 잘 나오는데 18장 값이 x x로 나와서 질문 드립니다!
답변 6
1
임의로 수정한거 없는데 저도 같은 문제 발생하네요
0
이거.. 어쩌면 tool version 에 따른 이슈 같아 보이는데요.
혹시 버전이 어떻게 되실까요?
제가 모든 버전을 test 하기는 어려워서, 혹시 영상에서 사용하는 버전하고 다르다면 버전을 맞춰보시는 것도 방법이실 것 같아요.
2022.1, 2022.2 로 test 해봤어요.
0
안녕하세요 🙂
"근데 왜 값이 x로 찍히게 되는걸까요?? 어떤 문제가 있을것 같아요??"
저는 제가 드린 코드를 수정하셨다고 생각이 드는데, 혹시 수정하신 부분은 정말 없으신거죠?
제가드린 코드를 수정 없이 돌렸는데, 저 현상이 발생하셨다면 환경문제일 가능성이 높은데요.
임의대로 수정 하신게 있는건지 여쭤봐도 될까요?
UART0, 1 중 선택
1
45
2
datamoverbram모듈질문
1
59
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
95
2
vitis 설치 관련 질문 있습니다!
1
84
2
FPGA 공식문서 읽는법
1
94
2
보드 추가의 클릭창이 없습니다.
1
70
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
80
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
105
1
Vitis 코드 작성
1
130
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
286
3
[9장 led 점등 시간 제어 불가]
1
80
2
Platform Invalid 오류
1
145
3
WSL 설치 관련 문의드립니다!!
1
96
2
Vivado 툴, 파일 질문드립니다!
1
148
2
9장 LED 점등 안됨
1
108
3
Edit in IP Packager 이후에
1
82
1
Fpga 로직
1
88
2
pmu-fw is not running
1
126
2
Create Project에 대해서 궁금해요
1
89
2
장치관리자 USB 포트
1
98
2
FPGA 7장 AXI_LITE I/F질문
1
89
1
bram mover에서 합성할때
1
76
2
타이밍 위반 질문
1
76
2
rvalid 초기화
1
62
2