inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

vivado 2023.2.2 schematic 오류

803

zoo1775

작성한 질문수 1

1

안녕하세요, 맛비님!

vivado schemetic을 실행하는 과정에서 오류가 생겨 오래 잡고있다 해결이 안되서 질문 남깁니다.

vivado를 이용해서 zybo-z7-20 led점등하는 코드를 입력하고 Schematic을 누르니 로딩이 되다가 vivado창이 닫혀버립니다.

windows 11에서 vivado 버전은 2023.2.2를 사용중이고 관리자 권한으로도 실행해본 상태입니다. 사용하는 pc 스펙은 아래와 같습니다.

감사합니다.

fpga 임베디드 vivado

답변 2

1

주윤민

해결하셨을까요?ㅠㅠ

0

설계독학맛비

당연히.. 영상에서 사용한 환경을 그대로 전달드리는데..

PC 랑 Tool 이 전부 달라서..ㅠ 해결이 어려워보이네요 ㅠ

메모리가 16기가 이상이라.. 잘 되는건가..;;

0

설계독학맛비

오!! 해결 하셨군요.

계정의 영문이름과 한글이름이었다니.. 답글 감사합니다

https://www.inflearn.com/community/questions/1515264/schematic-generate-bitstream-%ED%99%94%EB%A9%B4%EA%BA%BC%EC%A7%90-%ED%98%84%EC%83%81

0

설계독학맛비

안녕하세요 🙂

PC 환경의 원인은 저도 해결해드리기 어려워서.. 이 부분은 양해 부탁드립니다. ㅠ

영상을 찍을때 사용했던 PC 의 스펙을 첨부드려요.

램 8기가 조금 마음에 걸리긴 하네요.

image

UART0, 1 중 선택

1

49

2

datamoverbram모듈질문

1

62

2

vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.

1

96

2

vitis 설치 관련 질문 있습니다!

1

84

2

FPGA 공식문서 읽는법

1

95

2

보드 추가의 클릭창이 없습니다.

1

70

2

Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다

1

81

2

BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문

1

106

1

Vitis 코드 작성

1

130

2

vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.

1

288

3

[9장 led 점등 시간 제어 불가]

1

81

2

Platform Invalid 오류

1

145

3

WSL 설치 관련 문의드립니다!!

1

96

2

Vivado 툴, 파일 질문드립니다!

1

150

2

9장 LED 점등 안됨

1

109

3

Edit in IP Packager 이후에

1

82

1

Fpga 로직

1

89

2

pmu-fw is not running

1

126

2

Create Project에 대해서 궁금해요

1

89

2

장치관리자 USB 포트

1

98

2

FPGA 7장 AXI_LITE I/F질문

1

89

1

bram mover에서 합성할때

1

77

2

타이밍 위반 질문

1

78

2

rvalid 초기화

1

66

2