inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

auto connect

해결된 질문

959

최현창

작성한 질문수 8

1

안녕하세요. FPGA를 처음으로 접하게 되어 Lab을 동작하는 초반 강의 영상에서 auto connect를 하는데 연결은 되었지만 왜 아무런 장치가 보이지 않는 것인지 모르겠습니다.KakaoTalk_20240222_155713826.png

fpga 임베디드

답변 1

0

설계독학맛비

안녕하세요 🙂

https://www.inflearn.com/questions/578653/%EC%9C%88%EB%8F%84%EC%9A%B0%EC%97%90%EC%84%9C-zybo-z7-20-%EC%9E%A5%EC%B9%98-%EC%9D%B8%EC%8B%9D-%EB%AC%B8%EC%A0%9C

유사한 질문과 답을 위 링크에서 확인하실 수 있어요.

  1. board 의 jumper 를 jtag 으로 이동시켰는지?

  2. 사용중인 usb cable 이 충전용이 아닌 data 전송용인지?

정도 확인해보시면 될 것 같습니다. 🙂

 

Arty z7 -20 보드의 경우

1

69

2

RVALID/RREADY 핸드셰이크 발생 시 RDATA 전이가 발생해도 문제가 없는 이유?

1

95

4

수강 순서 질문 있습니다

1

100

2

UART의 역할이 PC와 PS를 연결해 주는 역할로 알고 있습니다.

1

103

2

HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?

1

110

2

UART0, 1 중 선택

1

147

2

datamoverbram모듈질문

1

115

2

vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.

1

169

2

vitis 설치 관련 질문 있습니다!

1

181

2

FPGA 공식문서 읽는법

1

175

2

보드 추가의 클릭창이 없습니다.

1

164

2

Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다

1

233

2

BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문

1

158

1

Vitis 코드 작성

1

190

2

vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.

1

391

3

[9장 led 점등 시간 제어 불가]

1

159

2

Platform Invalid 오류

1

283

3

WSL 설치 관련 문의드립니다!!

1

149

2

Vivado 툴, 파일 질문드립니다!

1

263

2

9장 LED 점등 안됨

1

203

3

Edit in IP Packager 이후에

1

147

1

Fpga 로직

1

155

2

pmu-fw is not running

1

254

2

Create Project에 대해서 궁금해요

1

167

2