Master와 slave / AXI4와 AXI4-lite
454
작성한 질문수 8
안녕하십니까
강의 잘 듣고 있습니다.
스펙 문서와 이것저것 찾아보면서 든 생각에 의견을 여쭙기 위해 문의드립니다.
AXI4/AXI4-Lite와 Master/Slave 관계를 계속 보던 중 Master는 AXI4를 사용하며 Slave는 AXI4-Lite를 사용하는 느낌을 많이 받았습니다. AXI4를 사용할때는 burst 기능을 사용하기 위해 사용된다 할지언정, 정작 Slave는 AXI4-Lite로 구현되어 사용되는 것을 느꼈습니다.
설명이 잘 되었는지 모르겠으나, 요약하면 Master=AXI4, Slave=AXI4-Lite로 이해를 하였습니다. 무조건적이라고 생각하진 않지만 추가적 이해를 도움 받기 위해 연락드립니다.
감사합니다.
답변 1
0
안녕하세요 🙂
AXI 에는 Master 와 Slave 가 pair 로 있어야 합니다.
따라서 AXI4 에도 Master / Slave 가 각각 존재하고요. AXI4-Lite 에도 Master / Slave 가 각각 존재합니다.
IP 기준으로 보았을 때, 제어를 당해야하는 컨트롤 신호는 AXI4-Lite Slave 를 사용하고요. (현 강의에서 사용)
DDR (Slave) 에 직접 고속으로 data 를 access 하는 I/F (Burst 사용) 는 AXI4 Master 를 사용합니다.
이를 Direct Memory Access DMA 라고 부릅니다.
FPGA Season1 에서는 AXI4-Lite Slave 코드만 다루었지만
DMA 설계는 Verilog HDL Season2 에서 자세히 다루었으니, 수강하시면 도움이 되실 것 같아요.
즐공하세요 🙂
UART0, 1 중 선택
1
54
2
datamoverbram모듈질문
1
64
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
100
2
vitis 설치 관련 질문 있습니다!
1
87
2
FPGA 공식문서 읽는법
1
97
2
보드 추가의 클릭창이 없습니다.
1
71
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
82
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
107
1
Vitis 코드 작성
1
130
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
294
3
[9장 led 점등 시간 제어 불가]
1
82
2
Platform Invalid 오류
1
150
3
WSL 설치 관련 문의드립니다!!
1
97
2
Vivado 툴, 파일 질문드립니다!
1
157
2
9장 LED 점등 안됨
1
112
3
Edit in IP Packager 이후에
1
87
1
Fpga 로직
1
90
2
pmu-fw is not running
1
128
2
Create Project에 대해서 궁금해요
1
90
2
장치관리자 USB 포트
1
100
2
FPGA 7장 AXI_LITE I/F질문
1
91
1
bram mover에서 합성할때
1
79
2
타이밍 위반 질문
1
79
2
rvalid 초기화
1
67
2