[4장]Vitis 부분 질문
2
xsa파일을 올리고 next를 누르면 이 그림 처럼 안뜨고 빈파일로 보이는데 어떤 문제가 있는걸까요..?
1장에서 시계 만들 때는 아무 문제 없었는데..
답변 1
UART0, 1 중 선택
1
56
2
datamoverbram모듈질문
1
65
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
100
2
vitis 설치 관련 질문 있습니다!
1
87
2
FPGA 공식문서 읽는법
1
97
2
보드 추가의 클릭창이 없습니다.
1
71
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
82
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
107
1
Vitis 코드 작성
1
130
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
294
3
[9장 led 점등 시간 제어 불가]
1
82
2
Platform Invalid 오류
1
150
3
WSL 설치 관련 문의드립니다!!
1
97
2
Vivado 툴, 파일 질문드립니다!
1
157
2
9장 LED 점등 안됨
1
112
3
Edit in IP Packager 이후에
1
87
1
Fpga 로직
1
90
2
pmu-fw is not running
1
128
2
Create Project에 대해서 궁금해요
1
90
2
장치관리자 USB 포트
1
100
2
FPGA 7장 AXI_LITE I/F질문
1
91
1
bram mover에서 합성할때
1
79
2
타이밍 위반 질문
1
79
2
rvalid 초기화
1
67
2