mismatch error
357
작성자 없음
작성한 질문수 0
bram 실습강의에서 설계가 잘못되면 mismatch가 일어난다고 하셨는데 정확히 mismatch가 일어나는 이유가 궁금합니다.
=================
현업자인지라 업무때문에 답변이 늦을 수 있습니다. (길어도 만 3일 안에는 꼭 답변드리려고 노력중입니다 ㅠㅠ)
강의에서 다룬 내용들의 질문들을 부탁드립니다!! (설치과정, 강의내용을 듣고 이해가 안되었던 부분들, 강의의 오류 등등)
이런 질문은 부담스러워요.. (답변거부해도 양해 부탁드려요)
개인 과제, 강의에서 다루지 않은 내용들의 궁금증 해소, 영상과 다른 접근방법 후 디버깅 요청, 고민 상담 등..
글쓰기 에티튜드를 지켜주세요 (저 포함, 다른 수강생 분들이 함께보는 공간입니다.)
서로 예의를 지키며 존중하는 문화를 만들어가요.
질문글을 보고 내용을 이해할 수 있도록 남겨주시면 답변에 큰 도움이 될 것 같아요. (상세히 작성하면 더 좋아요! )
먼저 유사한 질문이 있었는지 검색해보세요.
잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.
==================
답변 1
0
안녕하세요 🙂
bram 실습강의에서 설계가 잘못되면 mismatch가 일어난다고 하셨는데 정확히 mismatch가 일어나는 이유가 궁금합니다.
설계가 잘못되면 어떤 경우에서도 Mismatch 가 발생할 수 있겠죠. (예를들면, 문법을 잘못 이해했다던가, 스펙을 잘못이해했다던가.. 너무 많은데요.. 현업 가시면 디버깅을 많이 하실텐데, 정말 다양한 휴먼 에러들이 많습니다)
이런 답변을 듣기 위해서 질문을 올리신게 아닐꺼라 생각이 들어요. (어떤 답을 듣고 싶으신지, 제가 질문을 잘 파악 못하고 있어요)
저도 강의내용을 전부 기억하고 있지를 못해서 질문을 자세히 올려주실 수 있을까요? (eg bram 실습강의 어디 부분을 말하는건지, 포커싱을 하면 좋은 답변을 해드릴 수 있을 것 같습니다. )
다시 부탁드릴께요 🙂
UART0, 1 중 선택
1
58
2
datamoverbram모듈질문
1
66
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
100
2
vitis 설치 관련 질문 있습니다!
1
87
2
FPGA 공식문서 읽는법
1
98
2
보드 추가의 클릭창이 없습니다.
1
71
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
82
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
107
1
Vitis 코드 작성
1
130
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
294
3
[9장 led 점등 시간 제어 불가]
1
82
2
Platform Invalid 오류
1
150
3
WSL 설치 관련 문의드립니다!!
1
97
2
Vivado 툴, 파일 질문드립니다!
1
157
2
9장 LED 점등 안됨
1
112
3
Edit in IP Packager 이후에
1
87
1
Fpga 로직
1
90
2
pmu-fw is not running
1
128
2
Create Project에 대해서 궁금해요
1
90
2
장치관리자 USB 포트
1
100
2
FPGA 7장 AXI_LITE I/F질문
1
91
1
bram mover에서 합성할때
1
79
2
타이밍 위반 질문
1
79
2
rvalid 초기화
1
67
2