inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

[FPGA 20장] 프로젝트 Fully Connected Layer 설계 - 이론편

20장 perceptron

해결된 질문

291

hello

작성한 질문수 5

1

안녕하세요 20장 Perceptron 개념에서 이해가 가지 않는 부분이 있어 질문을 올립니다.

 

ppt에서 적혀있는 output formula를 이용해서 NAND(-1.0, -1.0, -1.0) 그리고 OR(0.3, 0.3, 0.5) 의 y 값을 계산한다면 둘다 Input 이 (1,0) 일때 y=1 이여야하는데 0이 나와서 어느 부분에서 제가 잘못 이해한건지 모르겠습니다.

fpga 임베디드

답변 1

0

설계독학맛비

안녕하세요 🙂

강의자료에 오류가 있었네요. ㅠ

제대로 이해하셨고요. 지금 다시보니, 찾아주신게 맞아요.

영상 밑에 해당 과정을 추가해놓겠습니다.

image

Input : (1,0)

  • NAND(-1.0, -1.0, -1.0) : (-1.0 <= -1.0) 0 -> 원래는 1이 나와야함

  • OR(0.3, 0.3, 0.5) : (0.3 <= 0.5) 0 -> 원래 는 1이 되어야함

고쳐본다면 이렇게 하면 될 것 같습니다.

  • NAND(-1.0, -1.0, -1.1) : (-1.0 > -1.1) 1

  • OR(0.3, 0.3, 0.2) : (0.3 > 0.2) 1

즐공하세요 :)

UART0, 1 중 선택

1

58

2

datamoverbram모듈질문

1

66

2

vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.

1

101

2

vitis 설치 관련 질문 있습니다!

1

87

2

FPGA 공식문서 읽는법

1

99

2

보드 추가의 클릭창이 없습니다.

1

72

2

Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다

1

83

2

BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문

1

108

1

Vitis 코드 작성

1

130

2

vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.

1

295

3

[9장 led 점등 시간 제어 불가]

1

83

2

Platform Invalid 오류

1

151

3

WSL 설치 관련 문의드립니다!!

1

98

2

Vivado 툴, 파일 질문드립니다!

1

157

2

9장 LED 점등 안됨

1

113

3

Edit in IP Packager 이후에

1

88

1

Fpga 로직

1

91

2

pmu-fw is not running

1

128

2

Create Project에 대해서 궁금해요

1

91

2

장치관리자 USB 포트

1

101

2

FPGA 7장 AXI_LITE I/F질문

1

91

1

bram mover에서 합성할때

1

80

2

타이밍 위반 질문

1

80

2

rvalid 초기화

1

68

2