173만명의 커뮤니티!! 함께 토론해봐요.
[퇴근후딴짓] 빅데이터 분석기사 실기 (작업형1,2,3)
안녕하세요 비전공자 직장인입니다. 퇴근후 딴짓 님 강의를 열심히 듣고 있습니다. 현재 작업형2 모의문제 2를 혼자서 풀고 있는데, 단순한 결측치 찾고, 샘플 찾고, 그런 것들은 하겠는데 이거를 모델링 하는 거에서부터 사실 멘붕입니다. 작업형1 모의문제를 풀 때도 똑같이 강의를 듣던것보다 더 어려워서 멘붕이 왔었습니다. 일단은 모르겠는 부분은 인지한 상태로 다시 반복하겠다는 의지로 계속 강의를 듣는 게 맞겠죠? 반복이 답이겠죠??
[퇴근후딴짓] 빅데이터 분석기사 실기 (작업형1,2,3)
강의를 한번 쭉 듣고나서는 이 강의 기출을 반복하면되나요??? 합격하신 분들은 이 강의만 반복적으로 돌려서 합격하셨다는건지 아님 얼른 듣고 추가적으로 더 무엇을 했다는것인지 무엇을 해야하는지 궁금합니다.
[퇴근후딴짓] 빅데이터 분석기사 실기 (작업형1,2,3)
선생님, 강의 열심히 보고 있는데 제가 5월 중순부터 시작하면서 조금 일찍 시작했는데도 불구하고 암기 할 게 너~~~~~~무 많아서 큰일입니다 ㅠㅠ 단권화 시키려고 실기용 교재를 샀는데 정말 정말 이것만큼은 꼭! 외우고 가야하는 코드나 문법같은거를 정리해주실 수 있나요? (강의나...파일로) 사실 고득점 합격은 바라지도 않고 60점 턱걸이로라도 너무 붙고싶습니다!
[퇴근후딴짓] 빅데이터 분석기사 실기 (작업형1,2,3)
삭제된 글입니다
설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)
안녕하세요. 현재 설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복) 강의를 이수 중인 수강생입니다. 수업을 듣던 중 아직 제 역량이 부족하다고 판단이 돼서, 기간 안에 강의를 이해하기 힘들지 않을까 싶습니다. 혹시 강의 제한 기간을 연장하거나 수강을 일시 중지하는 방법이 있을까요 ??
설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
삭제된 글입니다
설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
멘토링을 신청하고자 하는 수강생입니다. 1월20일/27일은 꽉차있는거 같고 2월 이후는 아직 안열린거같은데 혹시 멘토링이 현재는 운영을 안하는 것인지, 아니면 운영예정인데 아직 열리지 않은것인지 궁금합니다~!!
설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
삭제된 글입니다
[퇴근후딴짓] 빅데이터 분석기사 실기 (작업형1,2,3)
삭제된 글입니다
설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
삭제된 글입니다
설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
안녕하세요. 이제 4학년 막학기를 다니는 전자공학과 학생입니다. 최근에 설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)를 완강하고 복습중인데 고민이 있습니다. 많은 회사들 채용 안내를 보니 AMBA 경험을 많이 보더라구요. 학교에서는 배우지않아서 들을까하는데 학습대상이 현업 1~2년차 이상 수준 지식을 갖추신 분, HW 설계 현업자, 석박사급 지식을 소유하신 분이어서 잘 이해할수있을까 고민입니다. 사실 4학년이고 많이 공부는 해서 코드를 보면 이해는 하는데 직접 프로젝트보고 설계하려고하면 너무 막막한 수준입니다..좀더 공부하고 현업가서 수강할지 고민이네요.
설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
안녕하세요 맛비님. 취업을 목적으로 수강하고 있는 학생입니다. Verilog HDL을 사용하는 설계 관련 직무에 있어서, 회사가 요구하는 역량중에 Python/Perl, C/C++등의 언어도 필요로 하는 회사가 많은 것 같습니다. 추가적으로 공부를 해보려고 하는데, 어느 부분에서 저런 언어들이 사용되는지, 혹시 추천해 주실 만한 공부법이 있는지 궁금합니다. 항상 좋은강의 감사합니다.
Verilog FPGA Program 1 (Zynq mini 7020)
현재 강사님께서 올려주신 강의들은 대부분 Arty A7 보드를 사용하고, 현재 강의만 Zynq 보드를 활용하고 있는데, Arty A7을 사용한 다른 강의들도 Zynq 보드로 실습이 가능 한가요? 아니면 추후에 Zynq 보드를 활용한 강의를 추가적으로 더 만드실 예정인가요? 앞으로도 FPGA 활용 및 Verilog, SystemVerilog 등 디지털 회로 관련 강의 많이 만들어 주셨으면 좋겠습니다!!! 감사합니다 ㅎㅎ
설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)
제가 지금 시스템반도체 디지털 설계관련해서 fpga 관련 프로젝트를 혼자 하려고 해요. 지금 idec(이라는 교육을 아시나요...?)에서 트랙교육을 전문적으로 수행하고 있는데.... 아무래도 혼자 프로젝트를 진행해야 할 것 같은데... 제가 지금 맛비님 강의와함께 베릴로그나 시언어는 계속 하고 있는데 막상 프로젝트를 돌입해서 설계를 하자니 주제부터..... 어디서 뭘 어떻게 계획하고 어디서 정보를 얻어야 할지도 막막합니다.... 이 프로젝트로 이 전문교육기관에서 기업체들과의 취업도 연결되어있어서 꼭 이력서에 넣어야 할만한 프로젝트가 정말 필요하거든요... 혹시 어떤 조언이라도 정말 간절히 부탁드릴게요....
Verilog FPGA Program 1
강의진행률이 99.52%에서 넘어가지질 않습니다.. 문의드립니다. 마지막 페이지 212/213에서 끝납니다..
파이썬/장고 웹서비스 개발 완벽 가이드 with 리액트
본 강의에서 알려주신 판다스 및 이미지 활용 예제를 알려주셔서 감사합니다. 강의 후반에 알려주신 것 처럼 활용 할 수 있는 부분이 굉장히 많아 보입니다. 판다스 예제를 views.py에 녹여 봤는데, 잘 출력됩니다 ㅎㅎ 이후 템플릿 폴더 내부 html 파일을 생성해서 디자인 좀 추가해 출력하면 분석 툴 제작도 충분히 가능할 듯 싶네요. 강의 중반까지 듣고 시도해 보겠습니다 :)
