inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

온전히 저만의 것으로 만들지 못하고 있다는 생각이 듭니다....

503

아크3
1

삭제된 글입니다

verilog-hdl fpga 임베디드

답변 1

1

설계독학맛비

안녕하세요 🙂

제 생각에는 본인에게 맞는 공부 방법을 찾는 것이 중요할 것 같아요.

제가 조언을 드리고 싶은건,

본인의 것으로 만들기 위해서는 본인의 것을 만들어야 한다입니다.

개인프로젝트를 해보시는 것은 어떨까요?

스스로 스펙을 잡고 구현까지 한번 끝내보면 많은 것을 얻으실 수 있을꺼에요.

안녕하세요..

1

218

1

해당 강의 수강시 cnn으로 활용가능한 영역 , fpga가속기 설계강의 추가 수강에 대해

1

318

1

임베디드 세부전공(랩실관련) 고민이 있습니다.

1

410

1

대학원 관련 질문

1

427

1

vivado 설치 오류

1

351

1

FPGA로 ADC구동

1

437

1

개인적 질문

1

380

1

안녕하세요 혼자 열심히 공부하고 있는데 질문이 있습니다.

0

376

1

UDS/DoIP 구현 고민 있습니다..ㅠ

0

681

1

진단 Use case 에 대해서

0

405

1

vitis를 위한 C언어 학습 방법 질문입니다.

1

502

1

혹시 강의 기간을 일시 중지하거나 연장하는 것이 가능할까요 ??

1

519

1