이직 관련 문의

안녕하세요, 답변 남겨드립니다.

먼저, 서류 전형을 통과하셨다는 것은 굉장히 긍정적인 신호입니다. 이는 보유한 학위, 경력, 직무 관련성, 그리고 표현된 커리어 관심도가 기업 입장에서 ‘한 번 면접을 볼 만한’ 충분한 가치를 갖고 있다는 평가를 받은 것입니다. 특히 전력반도체 분야에서 테스트 직무를 3년 넘게 수행하셨다는 경험 자체는 회로 이해력, 실장 보드 경험, 양산 대응력 등의 측면에서 매우 정량적이고 실무적인 스펙에 해당합니다. 그러므로 먼저 자신감을 가지셔야 하며, 이미 기본적인 산업 적응력과 직무 포텐셜이 높게 평가받고 있다는 점을 인식하시는 것이 중요합니다.

다만, 면접 단계에서 떨어졌다는 것은 직무 전문성 또는 응용력 면에서 조금 더 준비가 필요하다는 의미로 받아들이셔야 합니다. 이는 지적하신 대로 테스트 장비나 보드를 다루는 경험은 있지만, 이를 회로 설계 관점에서 체계적으로 접근해 본 경험이 부족했기 때문입니다. 이럴 경우 단순한 공부가 아니라, 제대로 된 ‘디벨롭된 학습 경로’를 설정해야 하며, 그 출발점으로 PCB HW 설계 실무 강의를 독학 디벨롭 하는 방식을 추천드립니다.

HW 설계 직무 면접에서 실제로 자주 묻는 질문은 단순한 이론보다는 "어떤 회로를 왜 그렇게 설계했는지"에 대한 설명을 요구합니다. 따라서 강의를 통해 배우는 내용을 ‘면접에서 쓸 수 있는 수준’으로 디벨롭하는 것이 핵심입니다. 아래에 STM32 기반의 Motor 제어 보드를 설계했다고 가정한 실제 예시를 들어, 이를 어떤 방식으로 직무면접 대비에 활용할 수 있는지를 상세히 설명드리겠습니다.

[직무면접 예상 시나리오 1: Motor Driver 회로 설계]

면접 질문:
"DC Motor를 제어하는 회로를 구성한다고 할 때, 어떤 방식으로 Motor Driver를 선택하셨고, 주요 고려사항은 무엇입니까?"

답변 예시:
Motor 제어를 위해 H-Bridge 기반의 Full-Bridge Motor Driver를 구성했습니다. 설계 시 고려한 조건은 12V 전압, 5A 정격 전류, PWM 제어를 기반으로 했습니다.
우선, Motor Driver IC는 TI사의 DRV8412를 선택했습니다. 해당 IC는 최대 7A까지 지원 가능하며, 내부 보호회로(OCP, OTP, UVLO 등)가 내장돼 있어 자동차 환경에서도 신뢰성을 보장받을 수 있습니다.

드라이버 선택 시, 주요 설계 변수는 다음과 같습니다:

• 전력 손실 계산:
  외부 MOSFET의 Rds(on) = 20mΩ일 경우, 전류 5A 흐를 때 P = I² × R = 0.5W의 손실 발생 → PCB Layout 시 방열면적을 1.5cm² 이상으로 확보

• PWM 주파수:
  20kHz로 설정하여 인간이 들을 수 없는 범위로 EMI/노이즈 영향을 최소화

• Snubber 회로 적용 여부:
  Switching 시 발생하는 과도전압(Inductive Kickback)을 억제하기 위해 100nF, 100Ω Snubber 적용

• Current Sense:
  저항형 전류센서(Shunt Resistor, 0.01Ω)를 Motor 하단에 배치하고, OP Amp 회로로 증폭하여 MCU로 피드백

이후 Layout 설계 시에는 Power GND와 Signal GND를 분리하여, Motor 전류 경로에서 발생하는 Ground Bounce가 ADC나 제어 신호에 영향을 미치지 않도록 설계했습니다.

이처럼 단순히 IC만 나열하는 것이 아니라, 전압·전류·파형·보호·레이아웃까지 하나의 회로적 판단 흐름을 완성하는 것이 중요합니다.

[직무면접 예상 시나리오 2: Power Budget 설계]

면접 질문:
"Power Budget은 어떻게 계산하고, 이를 바탕으로 어떤 LDO나 DC-DC 컨버터를 선택했습니까?"

답변 예시:
전체 시스템의 Power Budget을 산정한 결과, 총 소모 전류는 약 680mA로 계산되었습니다. 구성은 다음과 같습니다:

• STM32F103 MCU: 3.3V, 80mA

• Ethernet PHY (LAN8720A): 3.3V, 120mA

• Motor Driver: 12V, 500mA

• ADC, DAC, 기타 소자: 합산 3.3V, 100mA

이를 바탕으로, LDO 대신 DC-DC Buck 컨버터(MP1584)를 선택했습니다. 그 이유는:

• LDO는 입력과 출력 전압 차가 크면 발열이 크기 때문에 (예: 12V → 3.3V) 약 5.5W의 손실 발생

• MP1584는 효율이 85% 이상으로, 발열이 크게 줄어들며, 외부 인덕터와 다이오드 구성을 통해 소형화가 가능

보호 회로로는 TVS 다이오드를 입력단에 배치하고, 10µF 세라믹 커패시터 + 100µF 탄탈 커패시터 조합으로 출력 안정성을 확보했습니다. 이와 함께, EN 핀을 활용하여 MCU 초기화 이후 Power-on Delay를 구현했습니다.

면접 시에는 이처럼 "왜 LDO가 아닌 DC-DC인가", "전력 효율과 발열의 트레이드오프", "노이즈 대응 방법" 등을 논리적으로 설명하는 것이 중요합니다.

[직무면접 예상 시나리오 3: GND 처리 및 Return Path 전략]

면접 질문:
"Mixed-Signal 회로에서 GND는 어떻게 나누고, Return Path는 어떻게 설계하셨습니까?"

답변 예시:
Mixed-Signal 보드에서는 Power GND, Digital GND, Analog GND를 분리하여 설계하였습니다. 특히 Analog GND와 Digital GND는 단일 포인트(GND Plane의 Star Point)에서만 접촉되도록 설정하였으며, 이는 ADC, DAC 신호의 노이즈 간섭을 방지하기 위한 조치입니다.

Return Path 설계 시에는 고속 신호 (예: PHY의 TX/RX)는 반드시 같은 Layer 아래 GND Plane을 두어 최소 면적의 루프를 유지했습니다. Differential Pair(TX+, TX-)의 경우에는 선로 간 임피던스를 100Ω으로 유지하였고, Stripline 방식으로 Ground Shielding을 확보했습니다.

또한, EMC 대응을 위해 이더넷 커넥터 주변에 Ferrite Bead (120Ω @ 100MHz)와 TVS 다이오드를 배치하였고, RJ45 실드 접지 연결을 Chassis GND와 Y-Capacitor를 통해 접속하여 Loop Current를 차단하였습니다.

이러한 예시들은 단순한 암기가 아니라, 실제로 본인이 강의를 들으며 따라한 프로젝트를 스스로 '왜'라는 관점으로 분석하여 말할 수 있어야 직무면접에서 통과할 수 있습니다. 이 디벨롭은 단순 과제 제출이 아니라, 각 설계 요소의 선택 근거를 수치화하고 시스템 레벨에서 정리하는 방식으로 완성되어야 합니다.

AI를 활용해서 디벨롭을 하면서 블로그 포스팅을 해보시는것이 당장 빠르게 할 수 있는 길일것 같습니다.