강의

멘토링

로드맵

Đánh giá 1

Đánh giá trung bình 5.0

Hoàn thành 9% khóa học

Chào bạn, tôi là học viên đã mua khóa học gần đây. Tôi có một thắc mắc là không biết nên sử dụng tài liệu giảng dạy này như thế nào. Liệu việc chỉ gõ trực tiếp mã nguồn và thắc mắc tại sao lại viết mã như vậy có giúp cải thiện kỹ năng lập trình không? Nếu bạn có thể cho tôi biết phương pháp học cụ thể thì tôi rất cảm kích.

ihil님의 프로필 이미지
ihil
Người chia sẻ kiến thức

Chào bạn! Việc học Verilog, FPGA rất khác so với các ngôn ngữ cấp cao (C, App, Java,...). Verilog, FPGA có liên quan mật thiết đến phần cứng (HW). Tức là tự thiết kế HW. Ví dụ, khi xem xét giao tiếp UART, ở tầng Application cấp cao, chúng ta tạo giao thức nối tiếp và thực hiện giao tiếp. Ở tầng FPGA, chúng ta thiết kế và triển khai chính bộ điều khiển UART. Những gì được triển khai ở tầng FPGA được thực hiện ở đơn vị Main Clock. Chúng ta triển khai cách các tín hiệu được triển khai ở mỗi Clock. Trong Application, chúng ta triển khai code ở cấp độ Protocol. Để học Verilog, FPGA, việc triển khai code trên bo mạch mục tiêu, xác nhận HW hoạt động theo code đã triển khai và tất nhiên, để triển khai/xác minh code, chúng ta phải xác nhận xem các tín hiệu có hoạt động chính xác ở mỗi clock thông qua mô phỏng hay không. Để học Verilog, FPGA, việc học chỉ để nghiên cứu có thể không có nhiều ý nghĩa. Cách tốt nhất là làm quen với các chức năng cơ bản (bạn phải học cách tự do triển khai code và sử dụng các công cụ) và triển khai một cái gì đó mới trong khi thực hiện các dự án thực tế. Bạn có thể coi bài giảng này là học các công nghệ tiên quyết để thực hiện một dự án thực tế. Để thực hiện một dự án thực tế, điều rất quan trọng là phải tự do xử lý Verilog, FPGA, các công cụ, v.v. Bạn cần làm quen với quy trình mã hóa bằng Verilog, xác minh bằng mô phỏng (nếu có lỗi, hãy sửa code và xác minh lại bằng mô phỏng), tải nội dung đã triển khai lên bo mạch và kiểm tra hoạt động. Nếu bạn làm quen với nội dung của bài giảng này ở một mức độ nào đó, bạn có thể tiến hành các dự án từ nhỏ trong thực tế. Dự án tôi đã thực hiện gần đây là triển khai Frame Converter (DDR3) trong FPGA để xuất dữ liệu hình ảnh nhận được từ PC qua USB sang LVDS. Để triển khai những điều này, bạn cần có nội dung của bài giảng này, triển khai DDR3 Controller và hiểu LVDS. Dù sao, quá trình học Verilog, FPGA không hề dễ dàng. Tuy nhiên, tôi nghĩ rằng bạn sẽ trở thành một nhà phát triển giỏi nếu bạn làm quen với các chức năng cơ bản, thực hiện các dự án trong thực tế và học hỏi các kỹ thuật khác nhau. Hãy kiên nhẫn học tập. Cảm ơn bạn.

Trước hết, xin chân thành cảm ơn vì câu trả lời chi tiết của bạn. Trong tương lai, nếu có bất kỳ thắc mắc hoặc khó khăn nào phát sinh trong quá trình học, tôi có thể đặt câu hỏi ở đây được không? Nếu bạn có phương pháp nào tiện lợi hơn để trao đổi qua email hoặc liên lạc, xin vui lòng cho tôi biết.

ihil님의 프로필 이미지
ihil
Người chia sẻ kiến thức

Bạn có thể gửi qua email hoặc đăng câu hỏi trên quán cafe mà tôi điều hành. Email: alex@ihil.co.kr Cafe: Cafe.naver.com/worshippt Cảm ơn bạn!

네넵, tôi hiểu rồi. Chúc bạn một ngày tốt lành. Cảm ơn bạn.

Hình thu nhỏ của Chương trình FPGA Verilog 1 (Zynq mini 7020)
ihil

·

381 bài giảng

·

80 học viên

Xem giá ưu đãi
Hình thu nhỏ của Chương trình FPGA Verilog 1 (Zynq mini 7020)
ihil

·

381 bài giảng

·

80 học viên