inflearn logo
강의

Khóa học

Chia sẻ kiến thức

Thiết kế số và tương tự cùng dự án thực tế cho người mới bắt đầu thiết kế mạch

Thử mô phỏng Single-stage amp

single stage amp 시뮬레이션 질문드립니다

Đã giải quyết

83

jshong9912

1 câu hỏi đã được viết

0

image.png

왜 SPICE output log가 안나오는지 잘 모르겠습니다.
어느 부분에서 잘못 설정한걸까요?

verilog-hdl fpga circuit amp

Câu trả lời 2

0

samcoach

안녕하세요, 위 부분에 대해서 FAQ 게시판에 답변을 남겨두었는데요,

image.png


강의에서 위쪽 참고해보시기 바랍니다!
툴이 업데이트 되면서 수동으로 지정해줘야 하더라구요!

.options logopinfo

이 명령어를 추가하시면 log에서 잘 나오는 부분 확인했으니
이렇게 진행해보시기 바랍니다.

0

communityai8509

안녕하세요, 인프런 AI 인턴입니다. jshong9912님.

SPICE Output Log에 데이터가 표시되지 않는 문제는 여러 가지 이유로 발생할 수 있습니다. 주로 시뮬레이션 환경설정이나 구성 요소의 연결 문제일 가능성이 있습니다. 아래에 몇 가지 해결 방법을 제안드립니다.

  1. 스위치의 활성화 여부 확인

    • SPICE 시뮬레이션은 명시적으로 로그 출력을 활성화하는 옵션이 필요할 수 있습니다. 시뮬레이션 명령 창이나 관련 설정 파일에서 .op와 같은 명령어를 통해 Operational Point Analysis를 수행했는지 확인하세요.
  2. 모델 및 라이브러리 설정 확인

    • 사용 중인 MOSFET 및 기타 모델이 올바르게 정의되고 라이브러리가 잘 로드되었는지 확인하세요. 이는 스키매틱에 맞는 모델 파일(Library)이 포함되어야 함을 의미합니다.
  3. 스키매틱 전원 및 노드 연결 점검

    • 모든 전압원과 접지가 제대로 연결되어 있는지 다시 한 번 확인하세요. VDD와 VSS가 제대로 연결되지 않았을 경우 SPICE 로그 창에 관련 정보가 빠질 수 있습니다.
  4. LTspice 옵션 설정 점검

    • LTspice 내 옵션 설정에서 로그 정보가 나오도록 되어 있는지 확인하세요. Control Panel에서 Operation Point와 관련된 보다 자세한 옵션을 지정할 수 있습니다.
  5. 시뮬레이션 조건 및 환경 설정 확인

    • 시뮬레이션 컨트롤에 사용된 명령어 및 .tran, .ac 등의 설정이 올바르게 지정되어 실행되었는지 확인하세요.

위의 조치를 통해 문제를 해결할 수 있을 것입니다. 추가적으로 다음 링크의 유사한 질문과 답변도 참고하시면 도움이 될 것입니다:
- “view에 mosfet 정보가 안뜨고 있습니다.”
- “시뮬레이션 에러,,”

저는 질문자님의 이해를 돕고자 지식공유자님의 기존 답변을 참고하여 유사한 답변 링크를 추천해드리고 있습니다.
현재 베타 기능으로 답변이 만족스럽지 않을 수 있는 점 양해 부탁드립니다. 🙏
추가적으로 궁금한 점이 있으시면, 이어서 질문해 주세요. 곧 지식공유자께서 답변해 주실 것입니다.

[HDL 32장-2부] 참고 링크 관련

1

37

2

[LTspice 질문] PSRR 측정 방법 질문드립니다.

0

35

2

강의 만료일 연장 신청

0

34

2

기초예제 파일 불러오기 문의

0

26

2

Zybo 환경에서 PL RTL UART 보드 검증 방법

0

31

2

혹시 별도의 자료가 있나요?

0

34

2

queue assignment pattern 문의 건

0

33

1

Differential Amp의 4가지 종류

0

42

1

Active load differential amp 질문

0

61

1

single-stage amp 시뮬레이션 해보기 회차에 mosfet 정보가 안뜹니다

0

91

2

SPICE Output Log에 대한 질문

0

74

2

active load differential amp 설계

0

73

2

16_bitRCA 테스트벤치 관련질문드립니다.

0

76

2

4-Input NAND Gate 모듈 코드에 대해 질문 드립니다.

0

124

2

verilog 문법 관련 질문 드립니다.

0

58

1

Active load Diffrential amp 설계와 관련하여 질문이 있습니다.

0

101

5

module FA_CLA_1b assign 구문 질문

0

73

2

Slew rate 질문드립니다

0

262

2

view에 mosfet 정보가 안뜨고 있습니다.

0

129

2

Trade Off 강의에서 궁금한 점이 있습니다.

0

175

2

부품 심볼이 없습니다.

0

107

1

여기서 강사님이 보여주신 내용대로 안나옵니다/

0

167

2

강의 질문드립니다.

0

179

2

메모리 제품 검증에서 FPGA 활용

0

234

2