rtl

파운드리 & 팹리스 향 ASIC Implementation 직무 : From RTL to GDSII

ASIC에 대한 전반적인 FLOW를 온라인으로 익히고, 한국반도체아카데미 등에서 진행하는 오프라인 교육을 통하여 전체 프로젝트 진행 및 포트폴리오를 만드는 것을 추천합니다.
AMBA AXI4 버스 설계와 FPGA 구현 — RTL부터 시스템 통합까지

AMBA AXI4 프로토콜의 기본 원리부터 Verilog RTL 설계, Vivado 시뮬레이션 검증, FPGA 구현까지 단계적으로 학습합니다. 단일 읽기·쓰기, Burst 전송, 멀티 마스터 중재, 주소 디코딩을 거쳐 2-Master × 2-Slave 인터커넥트를 완성합니다. 나아가 RISC-V CPU와 메모리, DMA, 주변장치를 연결하는 SoC 설계 및 FreeRTOS 포팅을 위한 하드웨어 기초 역량을 기릅니다.
FPGA로 만드는 MNIST NPU — RTL부터 Bit-True 검증까지

신경망을 FPGA에 올린다 — 말은 익숙하지만, 실제로 해낸 사람은 드뭅니다. 캡스톤, 경진대회, 졸업작품에서 한 발 앞서고 싶다면, 모델을 학습시키는 것을 넘어 그 연산이 실제 칩 안에서 어떻게 도는지를 직접 만들고 증명할 수 있어야 합니다. 이 강의는 바로 그 지점, 이론과 실물 하드웨어 사이의 간극을 건너게 해드립니다. MNIST 숫자를 인식하는 신경망 가속기(NPU)를 스펙 읽기부터 파이썬 골든 모델, Verilog RTL 설계, FPGA 검증까지 처음부터 끝까지 직접 완성합니다. 라인 버퍼와 병렬 MAC로 만드는 Conv 계층, ReLU·MaxPool·Flatten을 거쳐 완전연결 계층과 Argmax까지 — 아홉 개 블록을 하나의 칩으로 통합하고, "파이썬 정답지와 하드웨어 출력이 한 비트도 다르지 않다(Bit-True)"를 스스로 증명합니다. 시뮬레이션은 멀쩡히 돌아가는데 결과만 미묘하게 다른, 그 답답한 순간을 넘어서는 법까지 강의에 담았습니다. 정수 양자화, 배열 축 순서 변환, 누산기 오버플로 방지처럼 일반 딥러닝 교재가 다루지 않는 실전 노하우를 하나씩 짚어드립니다. 저는 RISC-V CPU 설계와 FPGA Bit-True 검증을 오래 다뤄오며 겪은 시행착오를, 여러분이 반복하지 않도록 이 강의에 녹였습니다. 수업이 끝나면 "직접 설계하고, 증명했다"고 말할 수 있는 완성된 하드웨어 프로젝트가 손에 남습니다.

rtl

전체 AI 기술 AI 활용(AX) 개발 · 프로그래밍 하드웨어 커리어 · 자기계발