새소식

신규영상 추가 공지 Verilog HDL 코드의 Schematic 을 확인해보자!

안녕하세요!!

여러분들이 설계하신 Verilog Code 를 쉽게 Schematic 으로 볼 수 있는 예제를 추가하였습니다.

image.png

 

(Appendix) 쉬어가기에 추가해 두었고요.

그럼 즐공하세요 🙂

image.png

 

undefined
채널톡 아이콘