안녕하세요 항상 감사하면 살기님.인프런 AI인턴이 잘이야기해주네요.당연히 실제로 이렇게 디자인을 하지는 않지만 할당을 살펴보면, 같은 block 내 순차 실행으로 마지막 NBA가 최종 업데이트됩니다.따라서 8'b11이 할당됩니다.감사합니다!

[LV1_P4_REGISTER ] Non-Blocking

안녕하세요 김동윤님,열강중이시군요!아마 byte enable 관련 부분을 보시고 질문 주신 것 같은데요.<pre><code> always @(posedge clk or posedge areset) begin
 if(areset) out_5 <= 16'h0;
 else begin
 if(sel[0]) out_5[7:0] <= in[7:0]; 
 if(sel[1]) out_5[15:8] <= in[7:0]; 
 end
 end</code></pre>이부분에 만약 if else if를 로 위 부분을 교체한다면 당연히 펑션에 문제가 생기겠죠?그리고 위 부분의 if 두개를 사용해도 문제없다는게 아래처럼 생각해보시면 이해가 되실까요?<pre><code> always @(posedge clk or posedge areset) begin
 if(areset) begin
 out_5_low <= 8'h0;
 out_5_high <= 8'h0;
 end else begin
 if(sel[0]) out_5_low <= in[7:0]; 
 if(sel[1]) out_5_high <= in[7:0]; 
 end
 end</code></pre>두개의 코드는 동일한 동작을 합니다. 혹은 아래처럼 변경해도되죠<pre><code> always @(posedge clk or posedge areset) begin
 if(areset) begin
 out_5_low <= 8'h0;
 end else begin
 if(sel[0]) out_5_low <= in[7:0]; 
 end
 end

 always @(posedge clk or posedge areset) begin
 if(areset) begin
 out_5_high <= 8'h0;
 end else begin
 if(sel[1]) out_5_high <= in[7:0]; 
 end
 end</code></pre>3가지 다 동일한 동작을 합니다. 문법적으로도 안되는 부분은 없죠.즉, if 를 2개 써도 문제 될 것은 없습니다. 혹 이해가 잘 안되시면 추가 질문 남겨주시기 바랍니다.확인하는데로 바로 답변 드리겠습니다!감사합니다!&nbsp;

조건문에서 if 연속 사용

안녕하세요 김종원님,죄송합니다. 설치파일을 공유하는것은 불법이라 불가능합니다.비슷한 질문이 다른 설계독학 강의에 있었네요.<a target="_blank" rel="noopener noreferrer nofollow" href="https://inf.run/njsJB">https://inf.run/njsJB</a>즉 AMD 사에 직접 메일로 연락하시면 해결을 해주실겁니다. 조금 시간이 걸릴수도있지만 해결되실꺼에요!&nbsp;

vivado 설치

안녕하세요 항상 감사하면 살기님,열심히 역량을 쌓아가고 있으신 모습이 너무 좋습니다.피드백을 드리도록 하겠습니다.위 방법으로 한다면 현재 testbench에서의 test는 pass일 것입니다.하지만 조금만 다른 테스트를 하더라도 문제가 발생할 수 있습니다.제가 면접관이라면 코드 리뷰시에 문제를 파악하고 이런 것을 여쭤 봤을 것 같아요."카운터가 3비트인 이유는 무엇인가요?" 답변을 어떻게 하실건가요? 이러한 질문이 나왔다는건 관련 코드에 문제가 있지만 있다는 걸 이러한 힌트를 주었을 때 잘 파악할 수 있는지 볼 수 있습니다. 한번 답변에 대해서 잘 고민해보시기바랍니다.&nbsp;조금만 다른 테스트라는것은 1을 길게 주었을때입니다.아래를 보면 제가 말씀드린 부분을 이해하셨을겁니다. 135ns 에는 상승엣지를 정확히 디텍했지만,210ns에서 엣지가 아닌데 엣지가 디텍팅 되었죠? 카운트 값이 1이기 때문입니다.<img src="https://cdn.inflearn.com/public/files/posts/3a644e92-bc7e-484b-8c02-383504f63862/680045c8-6c37-47ff-8459-187c21812d84.png" media-type="img" alt="image.png" title="image.png" width="646" height="65">&nbsp;앞으로도 모범 답안이 아닌 다른 방법으로 푸신다면 본인의 경험이 더 많이 쌓이니 계속 이렇게 좋은 시도 쭉 이어가시길 바랍니다!&nbsp;혹시 질문 있으시면 답변 남겨주셔요! 화이팅!

LV1-21 Edge Detector 구현 방법 질문

안녕하세요 항상 감사하면 살기님,&nbsp;<ol><li>우선 컴파일 에러에 대해서 말씀드리겠습니다.</li></ol>위에서 주어진 코드는 아래 와같은데요 이경우 에러가 납니다. 아마 그대로 복사하시면 에러가 발생 하실겁니다. 그래서 전체코드를 요청드린겁니다.<pre><code class="language-auto">function integer clog2(input DEPTH);
begin
 if(DEPTH == 1) begin
 clog2 = 0;
 end
 else if(DEPTH >= 2 && DEPTH < 4) begin
 clog2 = 1;
 end 
end
endfunction</code></pre>답글로주신 전체 코드로는 에러가 발생되지 않습니다.&nbsp;<ol start="2"><li>Error 부분에 대해 말씀드리면 잘못된 부분에 대해서 말씀드리면 <pre><code> function integer clog2(input DEPTH);</code></pre></li></ol>이 부분 입니다. 입력에 integer 라는 부분이 빠져있어서 function의 입력은 1bit으로 인식됩니다.그래서 addr 이 1bit 으로 선언이 되었습니다.따라서 아래처럼 수정하시면 정상동작 하실거라 생각이듭니다.<pre><code> function integer clog2(input integer DEPTH);</code></pre>하나 추가로 말씀드리고싶은것은 아래코드인데요. 아래코드의 dout <= mem[addr]; 위치가 rst의 else 조건 외부에 있습니다. 리셋이 1인 경우 두 군데에서 값을 할당하게되면서 unknown 혹은 0이 아닌 값이 dout에 할당될 수 있습니다. 실제 합성이나 디자인 룰체크 시에 문제가 될수있는 부분이라서 rst의 else 조건에 해당 코드를 옮겨주시기 바랍니다.<pre><code> always @(posedge clk or posedge rst) begin
 if (rst) begin
 dout <= 8'b0;
 for (i = 0; i < DEPTH; i = i + 1) begin
 mem[i] <= 8'b0;
 end
 end else if (we) begin
 mem[addr] <= din;
 end
 dout <= mem[addr];
 end</code></pre>&nbsp;좋은 시도에 다시한번 따봉 드립니다!&nbsp;혹시 더 궁금하신점이 있다면 말씀부탁드립니다.

[L1-P16 clog2 with memory] clog2 function 질문

안녕하세요 김종원님,학교에서 설치한 버전이나 환경이 가이드 드린것과 다를 수도 있으므로,데스크탑에 새로 설치하실때 에는 강의에서 가이드 해드린 방법으로 설치하시는 것을 추천 드립니다. 그래야 나중에 환경에 문제가 있을때 가이드를 드릴때도 쉽게 드릴 수 있을 것 같습니다.&nbsp;혹 추가적인 질문있으시면 언제든 말씀해주세요.&nbsp;

학교에서 사용하는 툴

안녕하세요 항상 감사하면 살기님,다른 방법(모범답안이 아닌 본인의 것)으로 접근하시는 것은 정말 좋은 시도입니다.음 제가 모범답안에서 function 부분만 위에 언급 주신걸로 변경했을땐 컴파일 에러가발생하는데요.function말고 수정하신 포인트들이 더 있으신가요(DEPTH 값을 변경하셨다던가)?전체 코드를 공유해주시면 좀 더 명확하게 말씀드릴수있을것 같아요.

안녕하세요 miro11님. 열강 중이시군요! 캡처해 주신 것처럼, 해당 문제에서 miro11님처럼 풀어서 안 되는 이유는 없습니다. 다만 실무에서는 FSM이 복잡해지는 경우가 대다수인데요, 결국 리더빌리티(즉, 코드를 보기 편한가)가 좋기 때문이라고 생각됩니다. 다시 말하면, 코딩/디버깅 시 현재 상태와 다음 상태를 구분할 경우 디버깅할 때 용이한데요, 현재 상태가 무엇이고 다음 상태가 무엇인지 알면 현재 조건의 상태에서 다음 상태가 내가 원하는 상태로 가는지, 다음 상태를 보고 바로 알 수 있죠. 또한 논블로킹 로직(현재 상태)과 블로킹 로직(다음 상태)이 코드상에서 구분되어 있으니, 블로킹 로직만 코딩/디버깅하면 되어서 이 또한 리더빌리티 측면에서 좋다고 생각합니다.오히려 제 답변보다 인프런 AI 인턴의 답변이 더 전문적으로 보이기도 하네요. 저도 처음엔 이게 왜 더 명확하다는 건지 선배들이 설명해 줘도 이해가 잘 안 됐습니다. 하지만 디자인 경험을 수년간 하다 보니 “아, 분리하는 게 리더빌리티를 포함한 여러 측면에서 유리하구나”라는 생각을 하게 됐죠.시즌 1(Level 0,1)에서는 이 부분에 대해서 피부에 와닿지 않을 수도 있습니다. 올해 오픈 예정인 시즌 2(Level 2,3) 면접 예상 문제들을 풀어 보시다 보면, 조금이나마 코딩/디버깅 측면에서의 장점을 느끼실 거라 생각됩니다.열강해주셔서감사합니다! 좋은 곳에서 훌륭한 엔지니어가 되시길 응원합니다!&nbsp;&nbsp;혹 이해를 돕기 위한 추가적인 설명이 필요하시면 말씀 부탁 드립니다.

fsm 설계 방식에 대한 질문

안녕하세요 항상 감사하면 살기 님.네 맞습니다. @(posedge clk) 과 blocking이 둘다 Active region 에서 발생하며 Active region 에서의 스케쥴링(순서)는 툴마다 다른것으로 알고있습니다. 그래서 @(posedge clk); enable = 1;이 경우는 툴에 따라 <ul><li>Pre-clock 인식: TB assign → DUT read (DUT가 enable=0 읽음)</li><li>Post-clock 인식: DUT read → TB assign (DUT가 enable=1 읽음)</li></ul>위와 같이 될 수 있습니다.그래서 의도에 맞게 입력을 주기 위해선 non-blocking을 이용해 NBA region 으로 지연시킵니다.&nbsp;참고로, TMI이긴하지만 제가 첫 회사에 다닐때(약 10년전 2015~2016) 라이센스 비용이슈로 ncsim 에서 vcs로 옮기면서 testbench에서 이 이슈로 인해서 시뮬레이션이 정상 동작이 안되어서 툴에 따른 디펜던시를 없에기위해서 blocking 위주로 돌던 환경을 전부 non-blocking 환경으로 변경했던 기억이 있네요.&nbsp;설계독학 열혈 수강생이신 항상 감사하면 살기 님, 좋은 질문 감사합니다.또 궁금하신 점이 있으면 질문 부탁드려요&nbsp;감사합니다. 새해 복 많이 받으세요.&nbsp;&nbsp;

Level0_P12_verification_testbench

안녕하세요 어진님 혹시 어떻게 고치셨을까요?제가 아래와 같이 한줄을 추가해서<img src="https://cdn.inflearn.com/public/files/posts/91990668-c14c-42a8-ad7f-3a8863693b7c/6967d631-858e-4cc0-9aba-4e3ed6e2bda4.png" media-type="img" alt="image.png" title="image.png" width="645" height="276"> 결과를 보니<img src="https://cdn.inflearn.com/public/files/posts/b8bb9c02-987f-4a8b-9269-93293f2b0f0f/289c3360-4606-47d2-af48-807d594c7e7a.png" media-type="img" alt="image.png" title="image.png" width="645" height="162">155ns에는 13으로 찍히고있습니다.어느 부분에 코드를 넣으셨을까요?코드 수정해주신 부분을 공유해주시면 확인해보겠습니다.&nbsp;감사합니다.&nbsp;

ETA

投稿