PCB HW設計実務:STM32を活用したMixed-signalボード設計プロジェクト
回路設計の競争力、その鍵は結局、幅広いDomain経験です! STM32 MCU、Ethernet PHY、Motor Driver、ADC/DAC、EMI、ESDなど、あらゆるHW知識と経験を一度に身につけましょう!
受講生 707名
難易度 中級以上
受講期間 無制限
アナログ回路設計の基礎トレーニング OPEN!
こんにちは。三コーチです。
講義を受講してくださった皆さまに、まずお知らせしたいことがあり、文章を書きます。
質問掲示板から始めました
講義を公開して以来、質問掲示板に投稿してくださった内容に回答してきました。
L だけ大きくしたのに gain が思ったように出ません
スルーレートがありえないほど大きくなります
PSRRが10 dBにもなりません
specは最初にどのように決めるのでしょうか?
返信に原因を書くことはできました。しかし、書きながらいつも物足りなさを感じていました。
その数字がなぜ出てきたのかは、回路をもう一度動かして自分の目で確認しないと理解できませんが、その経験を返信でお伝えすることはできなかったからです。
Lab 1 · xschemで実行した動作点が回路図上に直接表示された画面です。gmとidを表に書き写さず、回路上で読み取ります。
会社でアナログIPを設計していたときもそうでした。手計算の値とsimulationの値が異なる場合は、その差がどこから生じたのかを突き止めるまで、次の段階には進みませんでした。
block に進む前には corner と Monte Carlo をすべて実行して spec 表を埋め、同僚にもその表をもう一度確認してもらいました。講義ではこの過程を私の画面でお見せしましたが、実際に何度か自分でやってみてこそ慣れるものです。
そこで今回は、私の画面ではなく、皆さんのPCで実行する実習を用意しました。アナログ回路設計の基礎トレーニングです。
講義とは何が違うのでしょうか
これまでの講義では、主にLTspiceにTSMC 180 nmライブラリを追加して使用しました。今回の実習では、xschem・ngspiceとsky130に変更しました。
Lab 15 · 2段OPAMPのループテストベンチをxschemで開いた画面です。sky130のnfet_01v8 · pfet_01v8で描きました。
すべてオープンソースなので、ライセンスなしで誰でもインストールできます。sky130 は実際のプロセスを公開した PDK なので、コーナーモデルと Monte Carlo モデルが含まれており、デザインルールもあるため、レイアウトを実寸で見ることができます。
同じOPAMPをsky130のデザインルールで描いたKLayoutの画面です。右側の大きな四角形が補償コンデンサCcです。
45 cornerとMonte Carloも自分のPCで実行します。
Lab 17 · input pairのミスマッチによって生じるオフセットをMonte Carloで1000回実行したngspiceの画面です。点1つが1回のrunです。
会社でVirtuoso・ADEを使うことになる方のために、同じ作業をCadenceではどこで行うのかを併記した案内も入れました。
Lab 1つはこのように進めます
各Labとも手順は同じです。まず結果を予測して記入し、実行してみて、自分の予測がどの程度当たっていたかを確認します。
Lab 1の最初の質問です。Vdsを0.3 Vから1.2 Vへ4倍に上げると、Idは何%増加するでしょうか?答えを見る前に、自分の数字を先に入力します。
予測は一度保存すると修正できません。間違った数字が残っていることで、どこで間違えたのかを見つけられるからです。
先ほど記載した質問も実習の中に含まれています。
Lだけを大きくした回路はLab 5で再度シミュレーションしてみます
slew rate を決めるものについては Lab 15です。
PSRRをどのように記述し、どのように実行するかはLab 19
spec で W と current を決める手順は Lab 9 で最初からやってみます
トランジスタ一つから始めて、CSアンプ、差動対、カレントミラーを経て、2段OPAMPを設計します。最後は、同僚から引き継いだブロックをチェックリストどおりに再度動かしてみるデザインレビューで締めくくります。4つのLevelに、Labは23個あります。
Level が終わるたびに Level check があります。初めて見る spec を受け取り、W・L・current を決めると、check script が spec の各項目を採点し、もう一度解くと spec が新しくなります。答えを暗記しただけでは合格できないようにしています。
Level 3を終えると、SAR ADC・PLL・DC-DCに組み込まれるblockをトランジスタレベルで動かしてみるProject prepセットが続きます。
Project prep 1 · SAR ADC core의 CDAC・comparator・switch를 sky130 design rule로 그린 KLayout 화면입니다.
決済前に無料で試すことができます
最初の3画面は、会員登録してログインするだけで無料です。
開始前の確認 · 自分のPCにtoolをインストールし、基準となる数値が正しく出るか確認します
Lab 1 · トランジスタ1つを動作させ、オペレーティングポイントを回路図上で読み取ります
Simulation guide · 実習で使うngspiceコマンドとエラーメッセージの辞典です
Lab 1のregion図です。VgsとVdsに応じてtransistorがどのregionにあるかを1枚に色付けしました。Lab 1は無料なので、この図を直接動かしてみることができます。
Windows 10・11のPCにディスク容量30 GB、メモリ8 GB以上があれば十分です。お使いのPCで動作するかどうかは、まずStart checkで確認してみてください。
実習中にツールが停止したり、数字が異なって表示されたりした場合は、各ステップにある"お問い合わせ"からご質問ください。どのLabの何ステップかが自動的に添付されるので、状況を最初から説明する必要はありません。
構成と実際の画面はこちらでご覧いただけます。
Digital · Layout · Verification · Implementation · HW board · Embeddedの基礎も同じ方法で作っています。一つずつ公開するたびに、改めてお知らせします。
質問をお寄せくださった皆さまのおかげで、何を実習として作るべきか知ることができました。ありがとうございます。質問掲示板はこれからも引き続き確認していきます。
サムコーチより




