開発者のためのコンピュータ工学1：単独で勉強するコンピュータ構造+オペレーティングシステム

제가 이해한 바로는 ddr4 sdram은 ddr sdram의 4배 ddr은 sdr의 2배여서sdr기준으로 ddr4 sdram은 16개가 아닌 8개의 길로 이해가 되는데 아닌가요?

0과 1로 문자를 표현하는 방법 챕터에서한과 글을 예시로 들어주셨을 때 최종값이 한

컴퓨터의 구조와 큰 그림 파트에서 4가지의 구조로 CPU, 메모리, 보조기억장치, 입출력 장치 이렇게 4가지의 구조가 있고 여기서 메모리는 현재 실행되는 프로그램의 명령어와 데이터를 저장하는 부품 > 프로그램이 실

메모리의 주소 공간 강의중메모리에서 주소번지를 CPU로 가지고 온다는 부분이 이해가 어렵습니다. 

?

안녕하세요. 혹시 강의에 나오는 pdf/ 파워포인트도 다운받을 수 있을까요? 책으로 공부하고 있긴한데 정리가 되는 느낌이라서요. 감사합니다.

안녕하세요, 강사님!혼공 시리즈(컴퓨터구조, 운영체제, 네트워크)를 들으며 많은 도움을 받고 있습니다.다름이 아니라 강의 내용을 개인적으로 정리하여 복습하

슈퍼스칼라는 멀티스레드 구조에서만 가능한가요? 만약 단일스레드에서도 실행 가능하다면 스레드의 정의 ("스레드 : 단일 코어가 동시에

정적인 정보를 데이터라 부른다고 써져있는데 동적인 정보는 데이터가 아닌건가요?

안녕하세요CPU와 RAM 사이에 캐시 메모리가 있다고 하셨는데, 그럼 CPU는 먼저 캐시 메모리에 제어 신호를 보내는 건가요? <p style="text-

메모리맵은메모리 자체에 일정부분이 IO장치에 할당되어있음 즉, 보드자체에 메모리의 일정부분의 버스가 IO장치와 물리적 연결되어있음고립형<p

안녕하세요. 03-2 마무리 확인 문제 1번에서 ④번 선지도 틀린 것 아닌가요?"명령어에 연산에 사용할 데이터를 직접 명시할 경우(= 즉시 주소 지정 방식) 표현할 수 있는 데이터의 크기는 연산코드의 크기만큼 작

뮤텍스 락으로 설명하신 내용은 스핀락 아닌가요?스핀락은 프로세스를 블로킹하지 않고 계속해서 CPU를 사용하여 busy-waiting이 일어나지만 뮤텍스 락은 대기 큐에서 블로킹 된 상태로 대기하여 busy

안녕하세요, 강의를 듣고 있던중 가상주소의 필요성에 대해 궁금해졌습니다. 물리 주소 상에서도 그냥 프로세스들을 페이징해서 사용하면 되지 않나라는 생각이 들어.. 가상주소는 왜 꼭 필요한지 궁금합니다!

안녕하세요 강의 내용 중 확실히 짚고 넘어가고 싶은 게 있어서 여쭤봅니다.프로세스의 대기 상태는 8강에서 나온 DMA 컨트롤러에 의해 프로세스가 입출력 장치로 처리 되는 상태와 같나요? 이를 CPU 입장에서는 해당 프

p.301 에서 그림에 그려져있는 태그 같은 표시는 PCB 를 뜻하는건가요? PCB는 커널영역에 저장된다고 전 시간에 배웠는데, 왜 스택영역에 저장되어 있는거 처럼 되어있는지 궁금합니다

다른 분도 유사한 질문을 남겼지만 해당 답변으로 의문이 해소되지 않아 질문 남기는 점 양해바랍니다.메모리맵 IO 는 메모리와 입출력장치가 같은 주소공간을 사용하기 때문에 메모리의 주소공간이 줄어들고 고립형은 그렇지 않은 것으로 말씀해주셨으나 이해가 잘

강의하실 때, 보여주시는 ppt 파일 혹시 어디서 받을 수 있는건가요?혹은 다운 가능한가요? 궁금해 질문드립니다.

유닉스 파일 시스템에서 단일 간접 블록은 데이터들을 저장한 블록주소 인 것으로 학습하였습니다.여기서 단일 간접블록은 Inode가 아닌, 순수하게 데이터만 저장한 블록이 맞을까요?그림상에서는 블록 주소에 하나의 데이터만 매칭이 되있는 것으로

페이징 부분에 대해서 공부하던 중 질문이 있습니다.CPU가 프레임에 접근하려고 할 때, PTBR을 통해 페이지테이블에 접근하고, 페이지 테이블에 저장된 정보를 통해 프레임에 접근하는 것으로 이해하였습니다. 여기서 (TLB가 있다는 상황입니