inflearn logo
็Ÿฅ่ญ˜ๅ…ฑๆœ‰
inflearn logo

่จญ่จˆ็‹ฌๅญฆๅ‘ณๆฏ”ใฎๅฎŸๆˆฆFPGAใ‚’็”จใ„ใŸHWใ‚ขใ‚ฏใ‚ปใƒฉใƒฌใƒผใ‚ฟ่จญ่จˆ๏ผˆLEDๅˆถๅพกใ‹ใ‚‰Fully Connected Layerใ‚ขใ‚ฏใ‚ปใƒฉใƒฌใƒผใ‚ฟ่จญ่จˆใพใง๏ผ‰

่จญ่จˆ็‹ฌๅญฆๅ‘ณใจไธ€็ท’ใซ๏ผ FPGAใฎๅŸบ็คŽ็Ÿฅ่ญ˜ใจHWใ‚ขใ‚ฏใ‚ปใƒฉใƒฌใƒผใ‚ฟใฎ่จญ่จˆ็ตŒ้จ“ใ‚’็ฏ‰ใใพใ—ใ‚‡ใ†ใ€‚

้›ฃๆ˜“ๅบฆ ไธญ็ดšไปฅไธŠ

ๅ—่ฌ›ๆœŸ้–“ ็„กๅˆถ้™

FPGA
FPGA
Embedded
Embedded
FPGA
FPGA
Embedded
Embedded

ใŠ็Ÿฅใ‚‰ใ›

3 ไปถ

  • semisgdh๋‹˜์˜ ํ”„๋กœํ•„ ์ด๋ฏธ์ง€

    ใ‚ใชใŸใฎ่จญ่จˆใ‚นใ‚ญใƒซใ‚’ใƒใ‚งใƒƒใ‚ฏใ—ใฆใ‚‚ใ‚‰ใ†ๆ™‚้–“ใงใ™ใ€‚

    ่จญ่จˆ็‹ฌๅญฆ Verilog Master Season1ใฎ่ฌ›็พฉใŒ100%ๅฎŒๆˆใ•ใ‚Œใพใ—ใŸใ€‚

    ๅฎŸ็ฟ’ใ‚ณใƒผใƒ‰ใ‚’ใ‚‚ใ†ไธ€ๅบฆๅ—ใ‘ๅ–ใฃใฆใ„ใŸใ ใ‘ใ‚Œใฐใ‚ใ‚ŠใŒใŸใ„ใงใ™ใ€‚๏ผˆใƒ•ใ‚กใ‚คใƒซๅ๏ผšSGDH_Verilog_Master_S1_Lecture_100%.zip๏ผ‰

    AIใฎ็™บๅฑ•ใซใ‚ˆใ‚Šๅฐฑ่ทใŒๅ›ฐ้›ฃใ ใจ่จ€ใ‚ใ‚Œใฆใ„ใพใ™ใŒใ€ใใฎๅ…จใฆใฎๅŸบๆœฌใฏๆœฌไบบใฎๅฎŸๅŠ›ใงใ™ใ€‚

    AIใŒใงใใชใ„ใ€ใ™ใ‚‹ใ“ใจใŒใงใใชใ„็Ÿฅ่ญ˜ใ‚’็ฉใฟใ€ใƒŽใ‚ฆใƒใ‚ฆใ‚’ไฝœใ‚Œใฐใ‚ˆใ„ใฎใงใ™ใ€‚

    ๅญฆๅฃซๅ‡บ่บซใงๅ›ฝ่ฒป่ฌ›็พฉใ‚’็ตŒใฆ -> ไธญๅฐไผๆฅญ -> ๅคงไผๆฅญ -> ๅค–่ณ‡็ณปไผๆฅญใพใงๅ…ฅ็คพใ—ใŸใ‚จใ‚ฟๆง˜ใฎใƒŽใ‚ฆใƒใ‚ฆใ‚’ไธ€็ท’ใซๅญฆใณใ€่ณขๆ˜Žใช่จญ่จˆ็”Ÿๆดปใ‚’ๅ…ฑใซใ—ใพใ—ใ‚‡ใ†ใ€‚

    ใ‚ใ‚ŠใŒใจใ†ใ”ใ–ใ„ใพใ™ใ€‚

    ่จญ่จˆ็‹ฌๅญฆ ๅ‘ณ่ฆ‹ ใƒ‰ใƒชใƒผใƒ ใ€‚

    image.png

    0
  • semisgdh๋‹˜์˜ ํ”„๋กœํ•„ ์ด๋ฏธ์ง€

    ใ“ใ‚“ใซใกใฏใ€‚่จญ่จˆ็‹ฌๅญฆใฎใƒžใƒƒใƒ“ใงใ™ใ€‚

    ใคใ„ใซๅคšใใฎๆ–นใ€…ใŒใŠๅพ…ใกใ„ใŸใ ใ„ใŸ
    ๐Ÿ“˜Verilog ใƒžใ‚นใ‚ฟใƒผ Season 1่ฌ›็พฉใŒใ‚ชใƒผใƒ—ใƒณใ—ใพใ—ใŸ๏ผ

    ใ“ใฎ่ฌ›็พฉใฏๅ˜็ด”ใชๆ–‡ๆณ•่ชฌๆ˜Žใงใฏใชใใ€
    ๅฎŸ้š›ใฎ้ขๆŽฅใจใ‚ณใƒผใƒ‡ใ‚ฃใƒณใ‚ฐใƒ†ใ‚นใƒˆใงๅ‡บ้กŒใ•ใ‚ŒใŸๅ•้กŒใ‚’็›ดๆŽฅ่งฃใใชใŒใ‚‰
    ใƒ‡ใ‚ธใ‚ฟใƒซ่จญ่จˆใฎๅฎŸๅŠ›ใ‚’่‡ชใ‚‰็‚นๆคœใ—ๅฎŸๅ‹™ๆ„Ÿ่ฆšใพใง่บซใซใคใ‘ใ‚‹ใ“ใจใŒใงใใ‚‹ๅฎŸๆˆฆไธญๅฟƒใฎ่ฌ›็พฉใงใ™ใ€‚


    ๐Ÿงฉใ“ใฎ่ฌ›็พฉใฏใ€ใ“ใฎใ‚ˆใ†ใชๆ–นใซใŠใ™ใ™ใ‚ใ—ใพใ™ใ€‚

    • ๅ›ž่ทฏ่จญ่จˆใ‚ณใƒผใƒ‡ใ‚ฃใƒณใ‚ฐใƒ†ใ‚นใƒˆใ‚’ๆบ–ๅ‚™ไธญใฎๅฐ‚ๆ”ป่€…ใƒปๅฐฑ่ทๆบ–ๅ‚™็”Ÿ

    • RTL่จญ่จˆใ‚’ๅฎŸ็ฟ’ไธญๅฟƒใงๅญฆใณใŸใ„ๅคงๅญฆ้™ข็”Ÿ

    • Verilogใ‚’ๅฎŸๅ‹™ใƒฌใƒ™ใƒซใงๆ•ด็†ใ—ใŸใ„ใ‚จใƒณใ‚ธใƒ‹ใ‚ข

    • SystemVerilogใฎๅ…ฅ้–€่€…ใงTestbenchใพใงๅฎŸ่ฃ…ใ—ใฆใฟใŸใ„ๆ–น


    ๐Ÿง ่ฌ›็พฉใฎ็‰นๅพดใพใจใ‚

    • VerilogๅฎŸ่ทต่จญ่จˆๅ•้กŒ40ไฝ™ๅ€‹ๅŽ้Œฒ

    • ้ขๆŽฅๅ‡บ้กŒๅฎŸ็ธพใซๅŸบใฅใใ€ๅฎŸๅ‹™ๆดป็”จๅฏ่ƒฝใชๅ•้กŒๆง‹ๆˆ

    • ๅ•้กŒ็ดนไป‹ โ†’ ่งฃ็ญ”ๆ™‚้–“ โ†’ ่งฃ่ชฌ โ†’ Waveform โ†’ Schematic ๆคœ่จŽ

    • ETAๆง˜ใจใƒžใƒƒใƒ“ใŒ็›ดๆŽฅๅˆถไฝœใ€ๆคœๅŽใ€็ทจ้›†ใ—ใŸใ‚ณใƒณใƒ†ใƒณใƒ„


    ๐Ÿ—‚ๆง‹ๆˆๆกˆๅ†…

    • Level 0: ใ‚ฒใƒผใƒˆใ€ใ‚ซใƒซใƒŽใƒผๅ›ณใ€FSMใชใฉๅŸบ็คŽๆฆ‚ๅฟตๅ•้กŒ

    • Level 1: ALUใ€ๅ‰ฒใ‚Š่พผใฟใ€ใƒ‘ใ‚คใƒ—ใƒฉใ‚คใƒณใชใฉๅฎŸๆˆฆ้ขๆŽฅๅฏพ็ญ–ๅ•้กŒ

    • ไปŠๅพŒใ‚‚ๅ•้กŒใฏ็ถ™็ถš็š„ใซใ‚ขใƒƒใƒ—ใƒ‡ใƒผใƒˆไบˆๅฎšใงใ™ใ€‚

    ไปŠใŒๆœ€ใ‚‚ๅ•้กŒๆ•ฐใŒๅฐ‘ใชใใ€ๆœ€ใ‚‚ๅฎ‰ใๅ—่ฌ›ใงใใ‚‹ๆ™‚็‚นใงใ™ใ€‚
    ๅ—่ฌ›ๅพŒใฏ็„กๅˆถ้™ๅ—่ฌ›ๅŠใณ่ณช็–‘ๅฟœ็ญ”ใง้‹ๅ–ถใ•ใ‚Œใพใ™ใ€‚


    ไปŠๅบฆใฏ็š†ใ•ใ‚“ใฎVerilogใ‚นใ‚ญใƒซใ‚’
    ็›ดๆŽฅ็ขบ่ชใ—่จผๆ˜Žใ™ใ‚‹็•ชใงใ™ใ€‚

    Verilogใฏ้ธๆŠžใงใฏใชใๅฟ…้ ˆใงใ™ใ€‚
    Season1ใงๅŸบ็คŽใจๅฎŸ่ทตใฎไธกๆ–นใ‚’ๅ›บใ‚ใฆใ€
    ใ“ใ‚Œใ‹ใ‚‰ๆฅใ‚‹Season2(Level 2~3)ใงใ‚‚ไธ€็ท’ใซๆˆ้•ทใ—ใฆใ„ใใพใ—ใ‚‡ใ†ใ€‚

    ่ฌ›็พฉใงใŠไผšใ„ใ—ใพใ—ใ‚‡ใ†ใ€‚
    ใ‚ใ‚ŠใŒใจใ†ใ”ใ–ใ„ใพใ™ใ€‚
    โ€” ETA & ใƒžใƒƒใƒ“ใ‚ˆใ‚Š

    0
  • semisgdh๋‹˜์˜ ํ”„๋กœํ•„ ์ด๋ฏธ์ง€

    ใ“ใ‚“ใซใกใฏใ€‚ใƒ‡ใ‚ถใ‚คใƒณๅฎถๆ—ใฎ็š†ใ•ใ‚“๏ผ

    Verilog HDL S2ใฎๅ—่ฌ›ๆœŸ้™ใŒใ€Œๆ—ขๅญ˜1ๅนดใ€ใ‹ใ‚‰ใ€Œ็„กๅˆถ้™ใ€ใซๅค‰ๆ›ดใ•ใ‚Œใพใ—ใŸใ€‚ (ๆ—ขๅญ˜ใฎB2Bๆฑบๆธˆใฏๆ”ฟ็ญ–ไธŠใ‚’้™คใ)

    ็งใ‚’ไฟกใ˜ใฆๅ—่ฌ›ใ—ใฆใ„ใŸใ ใใ‚ใ‚ŠใŒใจใ†ใ”ใ–ใ„ใพใ™ใ€‚

    ็งใฏใ„ใคใƒชใ‚ฟใ‚คใƒคใซใชใ‚‹ใฎใ‹ใ‚ใ‹ใ‚Šใพใ›ใ‚“ใŒ... ๐Ÿ˜ญ๐Ÿ˜ญ

    ใใ‚Œใพใงใฏ็„กๅˆถ้™ใฎๅ—่ฌ›ใ€่ณช็–‘ๅฟœ็ญ”ใŒใงใใ‚‹ใ‚ˆใ†ๆœ€ๅ–„ใ‚’ๅฐฝใใ—ใพใ™ใ€‚

    ใ‚ใ‚ŠใŒใจใ†ใ”ใ–ใ„ใพใ™๏ผ็”Ÿไนณ๏ผ

    image.png

    3

๏ฟฅ37,529