ゼロから設計するコンピュータサイエンス - Nand2Tetris Part 1

システムソフトウェアで最も多く使われている、最新のリナックスカーネル(v6.1)の「ワークキュー」の核心概念を、『デバッグを通じて学ぶLinuxカーネルの構造と原理』の著者が詳しく解説します。

オープンソースベースの最新CPUアーキテクチャであるRISC-Vの核心概念と実用的なヒントを、わかりやすく詳細に解説します。

システムソフトウェアの基本中の基本、最新Armアーキテクチャ（Armv8-A、Armv7-A）の核心を『システムソフトウェア開発のためのArmアーキテクチャの構造と原理』の著者がしっかりとお教えします！

✅ 全体(1)~(7)のシリーズのうち、(3)コンピュータ構造、論理回路、フォンノイマン構造、CPU、アセンブリ

CPUとRISC-Vを学んでいると、命令の機能は理解できても、「これらの命令は実際のハードウェア上でどのように実行されるのか？」「自分で設計したCPUが本当に正しく動作していることを、どのように確認できるのか？」という点で難しさを感じるようになります。市販の多くの教材はISAの説明や簡単なCPUの例にとどまり、完成済みのIPを使用する場合も多いため、CPUを自分で設計・検証し、実際のFPGA上でプログラムを実行するまでの一連の過程を経験するのは容易ではありません。 私はシステム半導体分野で長年にわたり研究開発と事業に携わり、現在は大学で半導体設計とFPGAを教える中で、このような学習上のギャップを数多く見てきました。そこで本講座では、完成したCPUを提供して動作だけを確認するのではなく、「RV32I命令を実行するには、どのようなハードウェアが必要なのか？」という問いから出発し、CPUの構造をWhite Box方式で自ら設計できるように構成しています。 Volume 3では、Volume 2のTinyRV32Iをベースに、RV32Iの40個の命令を使用するFull-Version 32ビットCPUへと拡張します。データパスとDecoder、Branch・Jump、Byte/Halfword Memory Accessを拡張し、ForwardingとLoad-Use Interlockを実装することで、5段Pipelineがデータ依存性を自動的に処理できるようにします。続いてCSR、Exception、Interrupt、Trap、MRETを統合し、通常のプログラム実行だけでなく、例外や外部イベントまで処理できるCPUを完成させます。 設計はRTL Simulationで終わりません。実際のプログラムをCPU上で実行し、Spike Reference Modelと結果を比較しながら、RISC-V Architecture Compatibility Testの目的と実施・判定プロセスを、実際の検証事例を通じて学びます。最後には、検証済みのCPUをArty S7-25 FPGAに実装し、SwitchとButtonから入力を受けてプログラムを実行し、その結果をLEDに出力するところまで確認します。 この講義が解決しようとしている課題は、単にRISC-V命令をより多く知ることではありません。命令 → CPUアーキテクチャ → Verilog RTL → Pipeline制御 → プログラム実行 → 標準ベースの検証 → FPGA上での実動作を一つの流れとしてつなぎ合わせ、受講生がCPU内部の構造を根本から理解し、自ら設計・検証できるエンジニアリング能力を身につけることを目標としています。

オープンソースベースの最新CPUアーキテクチャであるRISC-Vの核心概念と実用的なヒントを、分かりやすく詳細に解説します。