xoの正直なレビュー、Basic SystemVerilog Testbench（回路設計検証） 講座

SystemVerilogの基本的な文法は知っている状態で、知らなかった部分まで確認することができた講義でした。

0