前回のSystemVerilogの講義と重なる部分があるかと思い受講してみましたが、内容はさらに踏み込んでいて、補足説明もしてくださり良かったです。UVMの基礎を固めるのに最適だと思います。