reg 선언 후
0
reg를 선언 후에 F/F에서 사용하지 않고 내부 IP Block으로 바로 연결되어도 괜찮을까요?
fpga
verilog
回答 2
1
안됩니다.
reg 로 선언한 신호는 always 문을 사용해서 f/f을 만들어 주어야 합니다.
ff 거치지 않고, 다른 블럭의 입력으로 넣으려면 wire 로 선언해야 합니다.
FIFO 질문
0
17
2
cache관련 질문 드립니다
0
36
1
수업자료내 출처 문의 드립니다.
0
31
2
보드 관련 질문 드립니다.
1
52
2
34장의 맛비 패턴 generator 관련 질문입니다!
1
51
2
34장과 35장에서 설계한 IP는 DDI의 구조를 설계한 것인가요?
1
53
1
HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?
1
56
2
[HDL 32장-2부] 참고 링크 관련
1
65
2
강의 만료일 연장 신청
0
62
2
기초예제 파일 불러오기 문의
0
52
2
Zybo 환경에서 PL RTL UART 보드 검증 방법
0
59
2
혹시 별도의 자료가 있나요?
0
58
2
Zynq z7 FPGA single-ended 관련
0
68
1
Differential Amp의 4가지 종류
0
64
1
[HDL 22장] F/F CE 관련 질문
1
77
2
UART0, 1 중 선택
1
87
2
Verilog를 이용한 FPGA 활용기초 37p 질문입니다.
0
91
2
10 bits * 10bits 연산 구현 질문
0
250
1
강의문의
0
293
1
오타 및 내용 수정이 필요합니다.
0
321
1
alwayw구문의 작동 순서에 관해 문의드립니다.
0
294
2
parts 선택 관련 문의드립니다 !
0
336
1
FPGA MCU Porting
0
558
1
행렬과 관련하여 문의드립니다.
1
380
1