13장 파이프라인 질문 드립니다.
3
投稿した質問数 1
안녕하세요 🙂
[1. 질문 챕터] : 13장 3:40~
[2. 질문 내용] : timing violation이 발생하는 case에 대해서 어떤 이유에서 violation이 발생하는지 잘 모르겠습니다.
[3. 시도했던 내용, 그렇게 생각하는 이유] : 그림에서처럼 각 딜레이 이후, 레지스터를 달아주게 되면 t_CLK 보다 딜레이 값이 모두 작거나 같기 때문에 violation이 발생하지 않는다는 내용은 이해가 됩니다. 그런데 그 전에 설명하신 worst path의 시간이 45이기 때문에 25에 해당하는 clock speed를 감당할 수 없다는 게, 어떤 설명인지 이해가 안 되어 질문 드렸습니다. (4분 30초 부근)
回答 1
0
아니면 왼쪽 그림처럼 레지스터가 없을 때, 1 사이클 안에 출력이 결정되어야 하는데 worst time이 45이므로 원하는 출력이 나오지 않아 timing violation이 발생한다라고 이해하면 될까요?
Ubuntu 20.04.5 설치관련 문의드립니다
0
74
2
git hub 404 error 도움 부탁드립니다.
1
52
2
latency 개념 구현
1
136
3
비바도 all os버전
1
99
2
초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문
1
113
2
다운로드용량
1
94
2
비바도리눅스설치
1
108
2
전체path복사넣기
1
81
2
Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)
1
212
2
explorer.exe오류
1
131
3
mobaxterm설치오류
1
117
2
./build시, waveform 'divide color' 사용
1
71
2
Latch와 관련하여 (Time borrowing, Latch-based design)
1
173
2
clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.
0
78
1
안녕하세요 설치 관련 질문 드립니다.
1
83
3
16장 mealy 설계.
1
93
2
14장 Cycle 관련, Testbench 코드.
1
92
2
21강(16장) 초기값 설정이 적용되는 시점 질문
1
73
1
20강(15장) - 밀리 머신 관련하여 질문 드립니다.
1
80
2
build에러 질문
0
72
2
1장 ./build에서 에러가 나요
1
92
2
FPGA 강의 보드 문의 드립니다.
1
130
2
5장 DFF특성에 대한 질문
1
101
3
vivado linux 사용 이유.
1
177
2