inflearn logo
강의

講義

知識共有

デジタル回路設計実務:Computer ArchitectureとSoCプロトコルDigital IP設計

Verilog コードの作成とロジック合成 (ハードウェア言語である Verilog HDL は、ソフトウェア言語である C 言語とは異なります。違いを確認してみましょう!)

프로그램 종류

解決済みの質問

87

seunghyuk4318820

投稿した質問数 5

0

안녕하세요 제가이미 학교에서 디지털시스템과목으로 비바도 프로그램을쓰고있는데 이 프로그램으로 계속 강의를 진행해도 문제가없을까요??

컴퓨터-구조 verilog-hdl fpga 임베디드 amba

回答 1

0

samcoach

안녕하세요, 답변 남겨드립니다.

Vivado 사용법을 정확히 알고 계시고, 그 안에서 “합성-구현-타이밍 제약-리포트 해석-시뮬레이션 검증”까지 스스로 할 수 있는 수준이면 강의를 Vivado로 계속 진행해도 문제 없다고 보셔도 됩니다. 다만 강의가 특정 툴의 메뉴를 그대로 따라 하게 구성된 구간은 용어와 화면이 다르니, 목적 기준으로 치환해서 따라가시면 되고, 특히 타이밍 제약(XDC)과 WNS/WHS 해석을 숫자로 습관화하시면 툴 차이로 막힐 일이 거의 없습니다.

강의 만료일 연장 신청

0

28

2

강의자료 pdf파일

0

87

2

수강기간변경

0

73

2

안녕하세요 강의 도중 궁금한 점 있어서 질문드립니다!

0

83

1

수강기간 변경관련

0

62

2

수강기간 만료

0

69

2

수강 연장 문의

0

69

2

I2C SCL_Synched, SDA_Synched 질문

0

81

1

no data path질문

0

101

3

SRAM 강의 modelsim 시뮬레이션에서 inner 메모리를 Objects 리스트에서 찾으려고 하는데 안보입니다.

0

86

2

DataMem 스펙 질문

0

52

1

Hamming Code 질문

0

64

1

W_CRC 값 질문하기

0

59

1

Precharge에 대한 질문

0

163

1

tpsram spec 질문

0

62

2

학습 관련 질문 있습니다!

0

85

2

[과제7] AXI 통신 프로토콜 설계하기 문의드립니다

0

92

2

SRAM 강의 TB 작성 후 waveform 확인시에 dout이 모두 don't care 처리 관련 질문드립니다.

0

104

5

SRAM Interface Behavior(Diagram) 질문

0

133

3

vivado와 quartus 프로그램의 systhesis 결과 차이에 대해 궁금한 점 있습니다

0

182

2

tool 질문

0

91

2

CDC 메타스태빌리티 질문

0

64

1

SRAM module RTL viewer 이상

0

95

2

slave와 master 시뮬레이션

0

65

2