inflearn logo
강의

講義

知識共有

Verilog FPGA プログラム 1 (HIL-A35T)

SPI Master Waveform 질문입니다.

解決済みの質問

397

hanpu

投稿した質問数 1

1

waveform을 보며 분석하고 공부중입니다.

 

제공해주신 Timing Diagram 상에서는 sck pulse는 s_ready가 r_send 로 변환된 다음 단락에서 positive edge가 발생합니다.

그러나 제가 시뮬레이션해본 waveform에서는 s_send가 enable됨과 동시에 sck pulse에 positive edge가 발생합니다.
이부분이 헷갈려서 질문드립니다.
코드를 다시 들여다보면서 답을 찾는게 좋을까요??

verilog-hdl fpga

回答 1

0

alex

spi 는 4가지 모드가 있습니다. (구글에서 spi mode 로 검색하면 알 수 있습니다)
각각의 모드에 맞게 프로그램 해야 합니다. s_send가 enable 됨과 동시에 sck가 발생한다면, slave쪽에서 오류가 발생할 가능성이 높습니다. 따라서 어디가 원인 인지를 찾아서 프로그램을 수정하고 다시 simulation해 보시길 바랍니다. 이러한 과정이 기술을 익히는데 많은 도움이 됩니다. fpga, verilog를 배우려면 코팅하고 파형 확인하고 수정하고 파형 확인하고 이러한 과정을 수도 없이 거쳐야 합니다. 저도 현업에서 진행 중일 때, 마찬가지로 코딩하고 simulation으로 파형 확인하고 이러한 과정을 수 없이 반복합니다.
감사합니다 ~

0

hanpu

감사합니다! 오류 찾아서 해결해보겠습니다!

이 강의 zboz7보드에서도 실행 가능한가요?

1

24

1

강의자료 기한 연장 + 로드맵 문의

0

19

2

Chapter 16 FSM 관련 질문

1

38

2

강의 환경(linux) 관련 질문

1

44

2

강의자료 업로드 될까요

0

29

2

output.txt가 이상하게 나옵니다.

1

37

2

L2_P08 SRAM 코드 리뷰 부탁드립니다.

1

33

2

Arty Z10 관련 문의

1

44

2

season 2 코딩테스트 강의에 대한 문의드립니다.

1

44

1

4:1먹스 구현방식에 대한 질문입니다.

1

39

2

수강 순서 질문 있습니다

1

67

2

Windows 기능 켜기

1

62

2

cache에서 data miss가 나고 메모리에서 read data할때 이해가 안가는 신호가 있어서 질문 드립니다.

0

44

1

[L1-P02] 멀티플렉서 실전 결과 확인하는데 시간이 너무 걸립니다.

0

45

2

13장 파이프라인 질문 드립니다.

1

83

2

UART의 역할이 PC와 PS를 연결해 주는 역할로 알고 있습니다.

1

75

2

L2_P4 data_average 코드 리뷰 및 waveform 질문 드립니다.

1

66

2

Ubuntu 20.04.5 설치관련 문의드립니다

1

90

2

LV2-2 Patter Detector code review 부탁드립니다.

1

45

1

환경 설정하는 guide 최신화 부탁드립니다.

1

78

2

Arty A7-35T 구매 불가

0

57

2

git hub 404 error 도움 부탁드립니다.

1

65

2

SPI MASTER 모듈에 관한 질문입니다.

0

231

1

Text Editor에 관한 질문입니다.

0

312

1