akims
@dkthddl128150
Reviews Written
-
Average Rating
-
Posts
Q&A
SRAM ๊ฐ์ TB ์์ฑ ํ waveform ํ์ธ์์ dout์ด ๋ชจ๋ don't care ์ฒ๋ฆฌ ๊ด๋ จ ์ง๋ฌธ๋๋ฆฝ๋๋ค.
๊ฐ์ฌํฉ๋๋ค. ๋ง์์ฃผ์ ๋๋ก ์์ ์ ํ์ฌ๋ ๋์ผํ๊ฒ dout์ don't care์ฒ๋ฆฌ๊ฐ ๋ฐ์ํ๊ณ ์์ต๋๋ค. ๋ค์ ํ๋ฒ ์ฝ๋ ์ ๊ฒ์ ํ๋๋ฐ ๋น ์ง๊ฒ ์๋๋ฏํ์ฌ, ํน์ ๋ฐ์์๊ฒ ์ง๋ง ๋น ์ง ๋ถ๋ถ์ด ์๋์ง ํ์ธ ํ๋ฒ ๋ถํ๋๋ ค๋ ๋ ๊น์?
- Likes
- 0
- Comments
- 5
- Viewcount
- 106
Q&A
SRAM ๊ฐ์ TB ์์ฑ ํ waveform ํ์ธ์์ dout์ด ๋ชจ๋ don't care ์ฒ๋ฆฌ ๊ด๋ จ ์ง๋ฌธ๋๋ฆฝ๋๋ค.
1) SRAM RTL Code module sram_model #( parameter DEPTH=8, parameter WIDTH=32, parameter DEPTH_log=$clog2(DEPTH))( input clk, input cs,we, input [DEPTH-1:0] ad, input [WIDTH-1:0] din, output reg [WIDTH-1:0] dout);reg [WIDTH-1:0] mem[DEPTH-1:0];initial begin /*์ด๊ธฐํ ์ํค๊ธฐ ์ํจ*/ for( int i=0; iendalways @(posedge clk) if (cs&we) mem[ad] else if (cs) doutendmodule 2) tb_SRAMmodule sram_model #( parameter DEPTH=8, parameter WIDTH=32, parameter DEPTH_log=$clog2(DEPTH))( input clk, input cs,we, input [DEPTH-1:0] ad, input [WIDTH-1:0] din, output reg [WIDTH-1:0] dout);reg [WIDTH-1:0] mem[DEPTH-1:0];initial begin /*์ด๊ธฐํ ์ํค๊ธฐ ์ํจ*/ for( int i=0; iendalways @(posedge clk) if (cs&we) mem[ad] else if (cs) doutendmodule ๋ฐ์์ ์์ค์ ํ์ธํด์ฃผ์ ์ ๊ฐ์ฌ๋๋ฆฝ๋๋ค.
- Likes
- 0
- Comments
- 5
- Viewcount
- 106




