Basic UVM Testbench (Circuit Design Verification)
Through this course, you will understand the UVM Class library and learn testbench design techniques using UVM.
(5.0) 5 reviews
39 learners
Level Basic
Course period 6 months
Verilog HDL
Verilog HDL
system-verilog
system-verilog
uvm
uvm
Verilog HDL
Verilog HDL
system-verilog
system-verilog
uvm
uvm
- Resolved
uvm config db에 대해 궁금한 점이 있습니다.
안녕하세요, 강의 보다가 궁금한 점이 생겨 질문드립니다. configuration mechanism 강의에서 1분 45초부근에 uvm_config_db는 싱글톤 오브젝트라고 하셨는데 <p style="te
verilog-hdlsystem-veriloguvmrlarmsxotmxk8349
・
2 months ago
0
66
1
- Resolved
강의자료 기한 연장 + 로드맵 문의
안녕하세요.이번에 Testbench와 UVM 강의를 신청하게 된 수강생입니다.<p s
verilog-hdlsystem-veriloguvmmini9136
・
2 months ago
0
66
2
- Resolved
강의자료 PDF 어떻게받나요?
확인부탁드립니다.
verilog-hdlsystem-veriloguvmghdrlqls116797
・
6 months ago
0
111
2