Basics of FPGA Utilization Using Verilog

Through this course, students will acquire the basic, core knowledge necessary to learn Verilog.

(5.0) 10 reviews

184 learners

Level Basic

Course period Unlimited

alex

verilog

FPGA

verilog

FPGA

Unresolved
Verilog를 이용한 FPGA 활용기초 37p 질문입니다.
<img src="https://cdn.inflearn.com/public/files/posts/e8b258f9-84fd-46c3-9751-7b608765d6ec/fd48fc91-0b3e-419a-bef1-cd069921fda5.png" media-type="img"
fpga
verilog
mjs1004
・
4 months ago
0
70
2
Unresolved
10 bits * 10bits 연산 구현 질문
안녕하세요. 강사님 강의를 보던 중 10 bits * 10bits 연산 구현에서 bit position을 주석으로 두셔서 살펴 보던 중 곱셈에서 어떻게 bit position을 잡을 수 있는지 질문 드립니다.
fpga
verilog
jhs3578
・
05/19/2024
0
239
1
Unresolved
강의문의
안녕하세요. 강사님의 "Verilog를 이용한 FPGA 활용 기초" 강의를 수강 후 다른 FPGA관련 강의들을 이해할 수 있나요? 아니면 FPGA관련 문법을을 따로 공부한 후 해야할까요?
fpga
verilog
smart06259758
・
01/18/2024
0
283
1
Unresolved
오타 및 내용 수정이 필요합니다.
제목과 같이 오타 및 내용 수정이 필요한 듯하여 내용 남김니다.page. 3오타: clocck -> clock page. 8xc7a35tcsg325-1 로 setting 시 impleme
fpga
verilog
mujuboy9957
・
01/05/2024
0
313
1
Unresolved
alwayw구문의 작동 순서에 관해 문의드립니다.
Verilog를 이용한 FPGA 활용-기초 강의에서첫번째 코드의 시뮬레이션의 결과가<img src="https://cdn.inflearn.com/public/files/posts/004bc5a3-91ab-451e-b2de-106f4d756
fpga
verilog
1022hu4601
・
09/21/2023
0
274
2
Unresolved
parts 선택 관련 문의드립니다 !
처음에 비바도 파일을 생성할 때 parts 선택 부분에서 xc7a35tcsg에 해당하는 parts를 찾을 수 없다고 나오면 이 문제는 어떻게 해결해야하나요?다른 parts나 boards로 이를 대체할 수 있나요?
fpga
verilog
9jtiger5699
・
07/27/2023
0
322
1
Unresolved
FPGA MCU Porting
안녕하세요 현재 반도체 설계 업종에 종사하고 있습니다.Full custom 설계를 하다가 이번에 RTL 설계 부서로 이동할 것 같은데 DFT 관련 부서라고 합니다.본 강의가 도움이 많이 되어서 FPGA MCU Porting 을 다음 강의로
fpga
verilog
dctm10110759
・
06/03/2023
0
540
1
Resolved
reg 선언 후
reg를 선언 후에 F/F에서 사용하지 않고 내부 IP Block으로 바로 연결되어도 괜찮을까요?
fpga
verilog
backy
・
03/28/2023
0
396
2
Resolved
행렬과 관련하여 문의드립니다.
기초가 너무 부족한 학생입니다.reg signed [15:0] data [0:31];16bit 데이터를 32개의 어레이로 선언하는 방식이 이것이 맞는지 궁금합니다.사실 RTL anlysis를 통해서 schematic이 제대로
fpga
verilog
backy
・
03/28/2023
1
371
1