강의

멘토링

로드맵

Inflearn Community Q&A

no199992698's profile image
no199992698

asked

Design Self-Study Matbi's Practical HW Accelerator Design Using FPGA (From LED Control to Fully Connected Layer Accelerator Design)

[FPGA Chapter 7] Understanding AXI4-Lite Interface for Controlling HW IP - Code Review

begin end 사용법

Resolved

Written on

·

416

3

안녕하세요 맛비님! 그렇게 중요하진 않아보이지만 항상 궁금했던 내용이라 질문드립니다. 예시로

always @( posedge S_AXI_ACLK )
	begin
	  if ( S_AXI_ARESETN == 1'b0 )
	    begin
	      axi_awaddr <= 0;
	    end 
	  else
	    begin    
	      if (~axi_awready && S_AXI_AWVALID && S_AXI_WVALID && aw_en)
	        begin
	          // Write Address latching 
	          axi_awaddr <= S_AXI_AWADDR;
	        end
	    end 
	end       

166번째 라인에 있는 코드인데

   else if (~axi_awready && S_AXI_AWVALID && S_AXI_WVALID && aw_en)
     axi_awaddr <= S_AXI_AWADDR; 
end
    else if (~axi_awready && S_AXI_AWVALID && S_AXI_WVALID && aw_en)
	begin
	  axi_awaddr <= S_AXI_AWADDR;
        end
	    
end   

 

else부분을 이렇게 더 간결하게 짜면 좋을꺼같은데

굳이 begin end로 묶는 이유가있을까요?

가독성이 더 좋아지기 때문일까요?

fpga임베디드

Quiz

AXI4-Lite 인터페이스는 하드웨어 IP 제어 시 주로 어떤 목적으로 사용될까요?

대용량 데이터의 고속 스트리밍 전송

하드웨어 IP의 내부 레지스터 설정 및 상태 확인

메모리 간의 복잡한 데이터 전송 프로토콜 구현

여러 칩 간의 동기화되지 않은 통신

Answer 1

1

semisgdh님의 프로필 이미지
semisgdh
Instructor

안녕하세요 :)

문법상 동일한 logic 을 만들어냅니다.

취향?의 차이입니다. 편하신 것을 선택하시면 됩니다.

즐공하세요 :)

no19999님의 프로필 이미지
no19999
Questioner

아하 별 이유는 없었군요 궁금증이 해소됐습니다. 항상 감사드립니다!

semisgdh님의 프로필 이미지
semisgdh
Instructor

저의 취향이 이유이죠. (별 이유는 아닙니다 ㅋ)

간혹 회사가시면 코딩 가이드가 있는 곳도 더러 있습니다.

맞춰서 설계하시면 될 것 같아요 :)

no19999님의 프로필 이미지
no19999
Questioner

헐 가이드가 있는 곳도 있군요... 그럼 일단 이런 잘 짜여진 코드를 무작정 따라하는것부터 열심히 따라가봐야겠습니다. 좋은강의 제공해주셔서 감사해요 존경하는 맛비님ㅎㅎㅎ

no199992698's profile image
no199992698

asked

Ask a question