강의

멘토링

로드맵

Inflearn Community Q&A

kwaaa3508991's profile image
kwaaa3508991

asked

Design Self-Study Matbi's Practical HW Accelerator Design Using FPGA (From LED Control to Fully Connected Layer Accelerator Design)

[FPGA Chapter 12] Writing and Reading to Memory Instead of Registers Using AXI4-Lite I/F - Code Review

core module에 직접적으로 액세스하지 않는 이유 궁금합니다,

Written on

·

354

·

Edited

1

안녕하세요 맛비님,

PC <-uart-> PS영역 <-AXI-> core영역 (ex.BRAM)
와 같이 직접적으로 액세스하지 않고, core영역 앞단에서 register를 포함하는 모듈을 거쳐가야하는 이유가 무엇인가요??


그리고 메모리에 액세스할 때 특정 주소의 값을 읽고 쓰고 싶은 경우가 많다고 생각이 듭니다.
BRAM의 주소값을 +1씩 하면서 순차적으로 액세스하도록, 설계하신 이유가 있을까요? 로직이 simple하기 때문에 (수업 중 말씀하신대로) ROM처럼 동작시키고 싶을 때 유용하기 때문인가요?

감사합니다.

Quiz

AXI4-Lite 인터페이스는 하드웨어 IP 제어 시 주로 어떤 목적으로 사용될까요?

대용량 데이터의 고속 스트리밍 전송

하드웨어 IP의 내부 레지스터 설정 및 상태 확인

메모리 간의 복잡한 데이터 전송 프로토콜 구현

여러 칩 간의 동기화되지 않은 통신

Answer 1

0

semisgdh님의 프로필 이미지
semisgdh
Instructor

마지막 질문이네요.

질문주신 직접 접근 방법으로 설계해도 됩니다.

다만 reg 말고 어떤 resource 를 사용하실려고 하실까요?

reg 개수는 적습니다. 그리고 엑세스가 빠르죠.

다휘님의 생각대로 바꿔보시고 테스트 해보세요.

설계에 정답은 없습니다. 각 장단점을 고민해서 상황에 맞는 최적을 찾는 겁니다. 본인 생각을 직접 구현해보는 것도 많은 도움이 되실꺼에요.

=======

+1 로 한 이유는 소수의 reg 수로 다수의 Bram 영역을 접근하기 위함이었습니다.

이런 글은 해당 강의의 설계자인 제가 정했습니다.

=======

다휘님이 설계자라면 어떻게 설계해볼 수 있을까 고민해보시고, 효율적인 설계를 해보시면 좋을 것 같아요. 그리고 그 아이디어를 저한테도 공유해주시면 좋을 것 같습니다. 더불어 구현까지 하시면 베스트겠죠?

제 강의는 본인의 설계 경험을 달성하기 위한 기초지식 전달이고요.

가장 중요한건 본인의 설계 경험입니다.

즐공하세요 :)

 

kwaaa3508991님의 프로필 이미지
kwaaa3508991
Questioner

여러 질문에 답변 달아주셔서 감사합니다! 스스로 다양한 시도를 해볼 수 있도록 할게요, 감사합니다.

kwaaa3508991's profile image
kwaaa3508991

asked

Ask a question