강의

멘토링

커뮤니티

Inflearn Community Q&A

hsjang41's profile image
hsjang41

asked

Design Self-Study Tastebi's Practical Verilog HDL Season 1 (From Clock to Internal Memory)

[HDL Chapter 13] Let's Understand Pipeline, the Secret of HW Accelerators (Theory)

13장 pipeline 질문있습니다

Resolved

Written on

·

619

·

Edited

3

  1. 예제에서 매 cycle 마다 하나의 출력이 나오므로 throughput이 1 cycle 이라고 하셨습니다. 만약 2 cycle 마다 하나의 출력이 나온다면 throughput은 2 cycle이 되는 것인가요 아니면 0.5 cycle이 되는 것인가요?

  2. 최대(가장좋은) throughput은 1 cycle인가요? 아니면 더 빨라질 수 있을까요?

verilog-hdlfpga

Answer 1

1

semisgdh님의 프로필 이미지
semisgdh
Instructor

안녕하세요 :)

바로 답변드리겠습니다.

Q1. 예제에서 매 cycle 마다 하나의 출력이 나오므로 throughput이 1 cycle 이라고 하셨습니다. 만약 2 cycle 마다 하나의 출력이 나온다면 throughput은 2 cycle이 되는 것인가요 아니면 0.5 cycle이 되는 것인가요?

A1. 2 cycle 당 하나의 출력임으로 throughput 은 2 cycle 이 되겠습니다.

Q2. 최대(가장좋은) throughput은 1 cycle인가요? 아니면 더 빨라질 수 있을까요?

A2. 1 cycle 의 duration 을 쪼개서 사용하면, 소수점의 throughput 을 표현할 수 있습니다.

다만 전체 로직 중 소수로직만 이 개념을 사용하고요. 사실상 1 cycle 내의 time 을 나눠서 사용하느니, frequency 를 높이는게 좋은 방법일 수 있습니다.

예를들어 0.5 cycle 의 개념은 positive edge, negative edge 를 둘다 사용하는 multi clock edge 의 case 가 있겠습니다. 저도 현업에서 영상 data 전송시 본적은 있습니다만 이런 case 로 직접 설계해본 경험은 없습니다.

즐공하세요 :)

hsjang41's profile image
hsjang41

asked

Ask a question