[16장] PS에 올라가는 c 코드의 malloc 관련 질문입니다.
- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요!
- 먼저 유사한 질문이 있었는지 검색해보세요.
- 서로 예의를 지키며 존중하는 문화를 만들어가요.
- 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.



Answer 2
1
먼저 빠른 답변 감사드립니다.
답변해주신 내용이 맞았네요.
링커스크립트에서 default로 할당한 heap 영역의 크기가 너무 작아서 DDR에 할당하지 못하고 RAM으로 밀려난 듯 합니다. (왜 되는지(?)에 대한 이유인것 같기도...)
해당 부분 수정해주니 정상적으로 heap 영역에 allocate되네요.
(Verilog HDL 수강하지 않는데 링크는 들어가졌습니다.)
19장 강의에 잘 설명해주셨는데 괜한 질문을... 감사합니다 (_ _)
0
안녕하세요 :)
해당 질문을 물어보실 수 있다니.... 실력자...?!
제가 제대로 이해했는지 모르겠는데요. 해당 이슈는 Mem alloc size 의 문제에서 발생하지 않았을까...? 하는 느낌이 듭니다.
먼저 16장 영상에 mem alloc 의 버그가 있었습니다.
Verilog HDL 수강중이시면 해당 링크 보이실 수 있는데요.
위 링크 내용을 정리하면 16장 영상에서 vitis 의 default mem alloc size 를 사용중이고, 실제 SW 는 이보다 큰 영역을 사용중이었다. 결국 버그입니다.
19장에서 해당 내용을 다뤘고요.
19장의 10:50 구간을 보신 이후에, 적용하셔서 다시 Test 부탁드려도 될까요?
HW 엔지니어라 이쪽 부분에는 조금? (많이) 약합니다.
즐공하세요 :)
UART0, 1 중 선택
1
44
2
datamoverbram모듈질문
1
59
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
95
2
vitis 설치 관련 질문 있습니다!
1
83
2
FPGA 공식문서 읽는법
1
94
2
보드 추가의 클릭창이 없습니다.
1
69
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
80
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
104
1
Vitis 코드 작성
1
130
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
284
3
[9장 led 점등 시간 제어 불가]
1
80
2
Platform Invalid 오류
1
145
3
WSL 설치 관련 문의드립니다!!
1
96
2
Vivado 툴, 파일 질문드립니다!
1
148
2
9장 LED 점등 안됨
1
108
3
Edit in IP Packager 이후에
1
82
1
Fpga 로직
1
88
2
pmu-fw is not running
1
126
2
Create Project에 대해서 궁금해요
1
89
2
장치관리자 USB 포트
1
97
2
FPGA 7장 AXI_LITE I/F질문
1
88
1
bram mover에서 합성할때
1
75
2
타이밍 위반 질문
1
75
2
rvalid 초기화
1
60
2

