inflearn logo
강의

Course

Instructor

Practical Analog Circuit Design: Designing Analog IP and Improving Performance

[Assignment 2] Designing an AMP according to given conditions - Minimizing AREA

gm 그래프 plot

43

jhpark1757

1 asked

0

image.pngimage.png

안녕하세요.

gm 플롯 하는 법을 찾지 못하여 직접 수식으로 입력했는데 d() 의 의미가 x축에 대하여 미분인 것 같아 그래프가 제가 원하는 gm값이 출력이 안되는 것 같아서 질문드립니다.

w에 따른 gm/id 도 분석하고 싶어서 같은 수식으로 돌려보면 -값이 나오더라고요. lt spice 자체에서 분명히 gm을 plot할 수 있을 것 같은데 .lx 이런 명령어는 안 먹히더라고요. 다른 방법 있을까요?

comparator circuit ring-oscillator amp

Answer 2

0

samcoach

안녕하세요, 답변 남겨드립니다.

확인하신 방향이 맞습니다. LTspice 파형창의 d()는 현재 x축 변수에 대한 수치 미분입니다. x축이 VGS라면 d(Id(M1))는 dId/dVGS가 되어 gm으로 볼 수 있지만, x축이 W라면 d(Id(M1))는 dId/dW가 됩니다. 따라서 W를 x축으로 두고 같은 수식을 적용하면 gm이 아니라 전혀 다른 물리량이 계산됩니다.

첫 번째 그래프에 입력하신 식은 gm이 아니라 gm/Id입니다. 식의 마지막에 /Id(M1)이 들어가 있기 때문입니다. 세로축이 약 20~27 V^-1에서 시작해 VGS가 증가하면서 10 V^-1 이하로 내려가는 모습은 약한 반전 영역에서 강한 반전 영역으로 이동할 때 나타나는 일반적인 gm/Id 형태입니다. 다만 Id가 수 nA 이하로 작아지는 구간에서는 수치 미분 결과를 다시 작은 Id로 나누기 때문에 노이즈나 급격한 변화가 나타날 수 있습니다.

현재 사용하신 d(Id(M1))/d(V(vinp)-V(n002)) 식은 x축에 대한 Id 변화량을 x축에 대한 VGS 변화량으로 나눈 형태입니다. x축이 입력 전압이고 소스 전압이 고정되어 있다면 dVGS/dx가 거의 1이므로 gm을 얻을 수 있습니다. 반대로 x축이 W라면 VGS는 거의 변하지 않으므로 dVGS/dW가 0에 가까워집니다. 이 작은 값으로 나누는 과정에서 큰 오차나 음수가 발생한 것이며, 두 번째 그래프는 gm으로 해석하면 안 됩니다.

W에 따른 gm/Id를 비교하려면 W를 직접 DC sweep의 x축으로 두지 않고, W는 .step으로 변경하면서 VGS를 DC sweep해야 합니다. MOSFET의 W 항목을 {Wn}으로 설정하고 회로도에 .param Wn=1u, .step param Wn 1u 20u 1u, .dc VGS 0 3.3 1m을 넣으시면 됩니다. 여기서 VGS는 게이트에 연결한 DC 전압원의 이름입니다. 이렇게 하면 x축은 항상 VGS로 유지되고, 색깔별 곡선이 W=1 um부터 20 um까지의 결과를 의미합니다.

소스 전압이 고정되어 있다면 gm은 abs(d(Id(M1)))로 확인하시면 됩니다. 소스 전압도 같이 변하는 구조라면 abs(d(Id(M1))/d(V(vinp,n002)))를 사용하는 편이 정확합니다. gm/Id는 abs(d(Id(M1))/d(V(vinp,n002)))/abs(Id(M1))로 입력하시면 됩니다. abs()는 PMOS나 소자 핀 방향에 따라 Id 부호가 반대로 표시되는 문제를 피하기 위한 것입니다.

동일한 L, VGS, VDS 조건에서는 Id와 gm이 모두 W에 거의 비례하기 때문에 gm/Id는 W를 1 um에서 20 um까지 바꾸더라도 대부분 비슷하게 겹치는 것이 정상입니다. W 변화에 따라 gm/Id가 크게 달라진다면 VDS 변화, body effect, 소스 전압 변화, narrow-width effect 또는 모델의 수치 오차를 확인해야 합니다. AREA 최소화 과제에서는 gm/Id만 보는 것보다 Id/W를 같이 확인하는 것이 더 중요합니다.

AMP의 면적을 줄일 때는 필요한 gm을 먼저 계산하고, gm/Id로 필요한 전류를 정한 뒤, Id/W 곡선으로 W를 결정하는 순서로 접근하시면 됩니다. 예를 들어 GBW=10 MHz, CL=1 pF라면 gm_target ≈ 2piGBW*CL이므로 약 62.8 uS입니다. gm/Id=15 V^-1을 선택하면 Id≈62.8 uS/15 V^-1≈4.2 uA가 됩니다. 시뮬레이션에서 Id/W=5 uA/um가 나왔다면 W≈4.2 uA/(5 uA/um)≈0.84 um로 잡을 수 있습니다.

gm/Id를 20~25 V^-1 정도로 높이면 필요한 전류는 감소하지만 같은 전류를 만들기 위한 W가 커지고 기생 커패시턴스가 증가할 수 있습니다. 반대로 gm/Id를 5~8 V^-1로 낮추면 W는 줄어들 수 있지만 소비전류가 증가합니다. AREA 최소화가 우선이라면 gm/Id, Id/W, 기생 커패시턴스, GBW를 함께 보면서 보통 10~18 V^-1 부근에서 타협점을 찾는 방식이 현실적입니다.

0

communityai8509

안녕하세요, 인프런 AI 인턴입니다. 박준혁님.

LTspice에서 gm (transconductance)을 효과적으로 플로팅하는 것에 대해 이야기해보겠습니다. 일반적으로 gm 값을 직접적으로 플로팅하기 위해서는 LTspice에서 제공하는 파라미터와 명령어를 제대로 활용해야 합니다. gm과 같은 파라미터는 .OP 명령어와 추가 옵션 설정이 필요합니다. 여기 몇 가지 방법을 제안드립니다:

  1. .OP 명령어와 로그 정보: 기본적으로 LTspice에서 gm 값을 보기 위해서는 .OP 시뮬레이션을 실행한 후, SPICE 오류 로그에서 결과를 확인해야 합니다. 특정 파라미터가 로그에 나타나지 않을 경우, 시뮬레이션 커맨드 파일 내에 .options logopinfo 명령어를 추가하면 더 많은 파라미터 정보를 얻을 수 있습니다. 이렇게 설정한 후, 시뮬레이션을 다시 실행하면, 로그 파일에서 gm 값을 포함한 모든 유용한 정보를 확인할 수 있습니다.

  2. 수식 사용: Plot 창에서 수식을 직접 입력하여 gm/id 등의 파라미터를 분석할 수 있습니다. gm 값을 직접 도출하기 위해서는 d(I(D)) / d(V(G))와 같이 미분 형태의 식을 사용해볼 수 있습니다. 그러나 이렇게 하면 gm 추출이 어려울 때가 있습니다.

  3. Plot 창에서 Paras: LTspice에서 파라미터를 플로팅할 수 있습니다. Add Trace 창에서 par( 명령어를 사용하여 특정 MOSFET의 파라미터 값을 직접 추출할 수 있으며, 이를 통해 gm을 플롯할 수 있습니다.

  4. 유틸리티 사용: 실제로 LTspice에서는 .step 명령어 등 외부 유틸리티를 사용하여 다양한 파라미터 스윕과 분석이 가능합니다. 이를 통해 gm/id 관계를 분석할 수 있습니다.

유사한 문제가 해결된 게시물 링크를 참고하면, 보다 구체적인 내용을 확인할 수 있습니다. 이 링크는 gm값이 나타나지 않는 경우의 솔루션을 제공하고 있습니다.

저는 질문자님의 이해를 돕고자 지식공유자님의 기존 답변을 참고하여 유사한 답변 링크를 추천해드리고 있습니다. 현재 베타 기능으로 답변이 만족스럽지 않을 수 있는 점 양해 부탁드립니다. 🙏 추가적으로 궁금한 점이 있으시면, 이어서 질문해 주세요. 곧 지식공유자께서 답변해 주실 것입니다.

LDO 설계, 그대로 따라해보기 부하 전류 관련 질문 있습니다.

0

24

1

툴 사용

0

56

1

LDO - Buffer의 역할

0

69

2

Target Specification

0

48

1

BGR TEMP Sweep

0

92

2

[LTspice 질문] PSRR 측정 방법 질문드립니다.

0

100

2

BGR설계, BJT CTAT 성분

0

88

2

BGR 설계 질문

0

184

2

VINP,VINN 값

0

80

2

bgr 설계시 opamp

0

136

2

LTSpice log값에서 gm 안나옴. (해결하였습니다)

0

116

2

BGR 과제 관련 BJT model 질문 드립니다.

0

108

2

강의 pdf 자료

0

86

2

BGR 회로 질문 드립니다.

0

212

2

AC 분석 결과가 이상하게 나옵니다.

0

102

3

수강 연장 문의

0

90

2

LDO의 common source buffer와 관련해서 질문이 있습니다.

0

150

2

LDO 버퍼 관련해서 질문이 있습니다.

0

142

2

오실레이터 질문드립니다.

0

125

1

BGR 수업질문

0

181

2

Light/Heavy Load

0

176

2

LDO 설계시, AMP의 설계 스펙

0

400

2

과제6 주어진 조건에 맞춰서 oscillator 설계해보기 - Comparator하나 뺀 버전에서 더 큰 overall current에 대해서

0

141

1

Light/Heavy Load

0

133

1