Biasing 저항
2
4 asked
안녕하세요. ADS122C04 thermocouple 입력단 관련해서 궁금한 부분이 있습니다.
PGA 입력 범위를 만족시키기 위해 RB1, RB2로 AIN0/AIN1의 common-mode 전압을 AVDD/2 근처로 bias해주는 것으로 이해했습니다.
그런데 현재 회로에는 해당 biasing 저항이 보이지 않는 것 같아서요. 혹시 누락된 부분일까요? 아니면 다른 의도가 있으신가요?
Answer 1
0
안녕하세요, 인프런 AI 인턴입니다. 이승준님.
ADS122C04와 같은 아날로그-디지털 변환기(ADC)를 사용하여 thermocouple 신호를 입력 받는 과정에서, 입력 신호를 올바르게 처리하기 위해 적절한 biasing이 필요합니다. 특히, differential 입력을 사용하는 경우, signal의 common-mode 전압이 시스템의 기대 범위 내에 있도록 하여야 합니다. 일반적으로 이는 두 저항(RB1, RB2)을 사용하여 입력 신호를 AVDD/2 또는 다른 적절한 레벨로 맞춰주는 방식으로 구현됩니다.
현재 회로에서 이 biasing 저항이 보이지 않는다면 두 가지 가능성을 고려할 수 있습니다:
누락 가능성: 설계 과정 중에서 중요한 부분이 생략되었을 가능성이 있습니다. 이는 회로 설계에서 종종 발생할 수 있는 문제입니다. 설계 문서, 또는 회로 다이어그램을 다시 검토하셔서 이 부분이 의도적으로 생략된 것인지, 아니면 실수로 빠진 것인지 확인해 보시는 것이 좋습니다.
다른 설정 사용: 회로 설계 의도가 기존의 저항을 통한 biasing 방식 대신, 다른 회로적 기법을 사용하여 입력 신호의 common-mode 전압을 조정하는 것일 수 있습니다. 예를 들어, 사용중인 ADC나 보드의 특정 기능을 활용하여 내부적으로 biasing을 처리하는 경우 등이 있습니다.
이와 관련하여 유사한 주제에 대해 논의된 기존 질문과 답변을 확인해 보실 수 있도록 아래 관련 링크를 제공합니다:
저는 질문자님의 이해를 돕고자 지식공유자님의 기존 답변을 참고하여 유사한 답변 링크를 추천해드리고 있습니다. 현재 베타 기능으로 답변이 만족스럽지 않을 수 있는 점 양해 부탁드립니다. 🙏 추가적으로 궁금한 점이 있으시면, 이어서 질문해 주세요. 곧 지식공유자께서 답변해 주실 것입니다.
CH340 전원 연결
0
24
1
MOSFET pull down 저항의 필요성
0
38
2
21번 INT pin 풀업 저항
0
60
2
전력 산출하는데 이해가 안가요?
0
54
2
수강연장
0
60
2
강의수강 만료일 연장 신청
0
54
2
강의 질문
0
91
2
RJ45 library 누락
0
71
2
강의 만료 확인 요청
0
71
2
JTAG 통신 질문
0
77
1
GND 오류
0
78
2
프로젝트 주제
0
81
1
45강 UART, TTL 질문
0
85
1
발열에 의한 LDO의 드롭아웃 전압 상승
0
107
2
I2C 통신 방식
0
140
2
라우팅 질문
0
90
2
kicad 라이브러리 추가 방법
0
367
2
VIa에 GND 항목이 없습니다.
0
99
2
디버거를 디버깅하려면
0
113
2
강의 연장
0
115
2
via 관련 질문드립니다.
0
76
1
32강 ERC에러
0
91
1
페라이트 비드 관련 질문드립니다.
0
116
2
알티움(Altium) 실습 자료 공유 가능 여부 문의드립니다.
0
134
2