simulation 질문
54
9 asked
init_calib_complete가 high로 액티브 되지 않는데 수정해야 할 부분이 있나요?
또한, ui_clk_sync_rst이 high상태입니다.
Answer 1
0
simulation은 제공되는 ip를 이용하기 때문에 특별이 동작이 안되는 경우는 잘 없습니다.
저의 경우는 clock입력이나 reset 입력을 잘 못해서 종종 에러가 발생하곤 합니다. 입력되는 clock, reset 이 잘 설정되어 있는지 확인해 보시길 바랍니다.
강의에 설명된 내용을 잘 살펴보시면 크게 어렵지 않을 것 같습니다.
감사합니다~!!
[HDL 32장-2부] 참고 링크 관련
1
36
2
강의 만료일 연장 신청
0
33
2
기초예제 파일 불러오기 문의
0
26
2
Zybo 환경에서 PL RTL UART 보드 검증 방법
0
31
2
혹시 별도의 자료가 있나요?
0
34
2
queue assignment pattern 문의 건
0
33
1
Mission 5 문의 건
0
46
2
Zynq z7 FPGA single-ended 관련
0
40
1
강의자료 PDF 어떻게받나요?
0
43
2
Differential Amp의 4가지 종류
0
42
1
[HDL 22장] F/F CE 관련 질문
1
46
2
UART0, 1 중 선택
1
51
2
fpga 개발보드
0
30
2
vivado 2022.1 version memory IP 구조
0
39
1
강의 ppt 자료 요청건
0
57
2
datamoverbram모듈질문
1
63
2
latency 개념 구현
1
84
3
미션tree
0
41
3
강의7 질문
0
47
2
mission1 질문
0
60
3
Verilog Testbench DB 원본
0
50
1
13강에 언급된 강의 내용 질문
1
61
2
[질문] HIL-A35T 악세사리 구매
0
190
1
FrameBuffer 활용 관련
0
224
1