Verilog FPGA Program 3 (DDR Controller, Arty A7-35T)

실력 있는 Verilog 개발자에게 필요한
DDR Memory Controller 스킬! ✨

FPGA로 구현하는
DDR Memory Controller 🛠️

FPGA에는 많은 기능이 IP 형태로 제공되고 있습니다. 그중에서 영상 데이터를 처리하는 데 주로 사용되는 DDR Controller에 대해서 설명합니다.

저자가 DDR Controller를 구현하면서 이러한 많은 어려움을 경험하였습니다. 뭔가 필요한 부분만 정리된 하나의 문서가 있으면 좋지 않을까 하는 생각을 많이 했습니다. 처음에는 필요한 부분만 이해하고 개발을 진행해서 DDR을 read / write 해 보고, 점점 더 이해도를 높여가는 것이 효율적입니다. 먼저 전체적인 구조를 이해하고, 나중에 세부적인 내용들을 이해하는 것이 효과적입니다. 본서는 DDR Controller를 처음 접하는 개발자들도 쉽게 접근할 수 있도록 구성되어 있습니다.

DDR Memory는 영상 데이터 처리에 있어 아주 중요합니다. 그러나 전문가가 아니면 접근하기가 어렵고 또한 이러한 전문적인 내용을 다루는 자료가 거의 없는 것이 현실입니다. 본 강의는 DDR Memory Controller를 구현하는 모든 내용을 다루고 있습니다. 또한 DDR Controller를 이용하여 Frame Buffer를 구현하는 내용을 상세히 설명하고 있습니다.

---

강의 특징 ✨

---

학습 내용 📚

본 강의는 DDR Controller IP를 생성하는 과정과 생성된 IP가 어떻게 동작하는지 Simulation을 통하여 동작 과정을 이해하고, 생성된 IP를 이용하여 범용적으로 사용할 수 있는 DDR Controller를 설계합니다. 마지막으로 영상데이터 처리를 위한 Frame 버퍼를 구현하는 과정을 설명합니다.

본 강의는 오랫동안 ISP(Image Signal Processing) 개발을 진행했던 저자의 경험을 바탕으로 구성되었습니다. 본서의 내용들은 실무에 바로 적용할 수 있는 코드들입니다. 내용이 다소 어려운 부분들이 포함될 수 있지만, 이해되지 않는 부분들은 2-3번 정도 정독하시고, 코드들을 Simulation 하면서 동작 내용을 복습해보세요.

본 강의는 Digilent 사에서 판매하는 Arty A7 개발 보드에서 실습을 진행합니다. FPGA를 다루는 데 있어서 HW에 적용하고 그 결과를 확인하는 것은 매우 중요합니다. Simulation으로 구현하는 것은 한계가 있습니다. 반드시 HW에서 검증해야 합니다. (본서의 마지막 장에서 다루는 프레임 버퍼에 대한 내용은 적당한 HW를 찾지 못해서 Simulation으로만 검증을 진행하는 아쉬움이 있습니다. 추후 적당한 보드를 찾아서 HW 검증까지 진행할 수 있길 기대합니다)

1장은 전반적인 내용에 대한 개요입니다.

2장은 실습에 사용되는 Arty A7 보드에 대해서 설명합니다.

3장은 DDR Controller IP를 생성하는 방법과 User Interface Logic에 대해서 설명합니다.

4장은 생성된 DDR Controller IP의 Simulation을 통하여 동작 특성을 이해합니다. 이는 범용으로 사용가능한 DDR Controller를 구현하는데 매우 중요합니다.

5장은 범용으로 사용가능한 DDR Controller를 구현하고, 이를 이용하여 DDR Memory의 전 영역을 Read/Write 하는 것을 구현합니다. 또한 Bitstream을 생성해서 보드에서 결과를 확인합니다.

6장은 Memory Access 속도에 관한 내용을 살펴보고, 최대 속도를 구현하기 위한 내용을 다루게 됩니다.

7장은 5장에서 구현한 범용 DDR Controller를 이용하여 영상 데이터 처리를 위한 Frame Buffer를 구현합니다.

8장은 16bits DDR Memory 2개를 사용하여 32Bits Interface를 구현합니다.

9장은 Spartan6에서 DDR Controller를 구현합니다.

10장은 DDR4 Controller를 구현합니다.

 

 

상세 커리큘럼 (목차)

1. 개요
2. HW 구성
   1. USB-JTAG를 이용하는 방법
   2. JTAG-HS2(or JTAG-HS3) 커넥터
3. DDR Controller IP 생성
   1. 프로젝트 생성
   2. Memory IP 생성
   3. Memory IP 구조
   4. User Interface Block
   5. User Interface 신호
   6. User Interface Timing
4. Simulation
   1. Simulation 환경 설정
   2. Simulation
   3. Simulation 결과 확인
5. User Interface Logic 구현
   1. 개요
   2. Write Module 구현
   3. Read Module 구
   4. User Interface 모듈 구현 (ddr_test 모듈)
   5. mig_top Module 구현
   6. Top Module 구현
   7. Top Module Simulation
   8. Bitstream 생성
   9. Bitstream 다운로드 & 확인
6. DDR3 Memory Access 속도
   1. mig7_write8 수정
   2. mig7_read8 수정
   3. mig7_write_top 수정
   4. mig7_read_top 수정
   5. ddr_test 수정
   6. define.v 수정
   7. MIG7 Memory Interface IP 수정
   8. clk_gen 수정
   9. Arty35Top.v 수정
   10. Bitstream 생성 및 결과 확인
7. Frame Buffer 구현
   1. 데이터 준비
   2. Image Decoder
   3. Frame Buffer 개요
   4.  frame_write
   5. frame_read
   6. 영상 데이터를 이용한 Frame Buffer 확인
8. 32bits Interface 구현
   1. 프로젝트 생성
   2. Memory IP 생성
   3. Simulation을 통한 생성된 IP 동작 이해
   4. User Interface 구현
   5. mig32_top 모듈 simulation
   6. 결론
9. Spartan6 DDR Controller 구현
   1. 프로젝트 생성
   2. IP 생성
   3. mcb review
   4. simulation을 통한 동작 확인
   5. 코드 구현
   6. 전 영역 read/write 구현
   7.  결론
10. DDR4 Controller 구현
    1. 프로젝트 생성
    2. IP 생성
    3. simulation
    4. 코드 구현
    5. Address 관련
    6. xdc 생성
    7. 결과 확인
    8. 결론
11. 참고 자료
12. Revision History

---

예상 질문 Q&A 💬

---

지식공유자 소개 ✒️

저는 20여 년 동안 대기업, 중소기업에서 개발자로 일해왔고 현재는 작은 기업을 운영하고 있습니다. CCTV용 ISP(Image Signal Processing) ASIC을 개발하였고 OLED 검사 장비, DAQ (Data Acquisition System) 등 FPGA를 이용한 많은 제품을 개발하였습니다. FPGA뿐만 아니라 FW 개발 (STM32, PIC32, AVR, ATMEGA 등), 회로 설계, Windows Program 등 많은 경험을 갖고 있습니다. 그동안 제가 쌓아온 폭넓은 경험을 바탕으로 여러분의 학습에 도움이 되기를 소망합니다.

---