FPGA의 기초

Name: FPGA의 기초
Rating: 4.7 (41 reviews)

본 강의에서는 FPGA의 기본 개념과 동작 원리를 이해하고, FPGA가 갖는 장점 및 ASIC과의 차이점을 살펴봅니다. 이어 FPGA 설계 프로세스와 FPGA 세부 설계 분야에 대해, 설명합니다. FPGA 개발 툴의 종류와 역할을 알아보고, AMD FPGA 개발 툴인 Vivado 설치를 진행합니다. 간단한 예제 디자인 실습을 통해, FPGA 설계 과정을 경험합니다.

(4.7) 수강평 41개

수강생 649명

난이도 입문

수강기한 6개월

EasyFPGA

fpga기초

fpga이해

fpga디자인플로우

Verilog HDL

FPGA

system-verilog

fpga기초

fpga이해

fpga디자인플로우

Verilog HDL

FPGA

system-verilog

SK그룹

임직원들도 이 강의를 듣고 있어요!

SK그룹

임직원들도 이 강의를 듣고 있어요!

먼저 경험한 수강생들의 후기

4.7

5.0

배부한

100% 수강 후 작성

FPGA 코딩이 어떻게 이루어지는지 내부에서 어떤구조로 동작하게 되는지 쉽고 간단하게 설명해주어 많은 도움이 되었습니다.

5.0

tpxelect

100% 수강 후 작성

FPGA에 대해서 잘 알려주시려고 노력한 점이 보입니다. 앞으로도 좋은 강의 부탁드립니다. 강사님 고맙습니다.

5.0

아크3

100% 수강 후 작성

RTL 코드 구현에만 중점을 잡고 공부하고 있었는데 이 강의를 통해 FPGA와 Vivado 활용법을 좀 더 알게 된 것 같습니다. 무료강의지만 엄청난 내용들을 담고 있으니 꼭 들어보시는걸 추천드립니다.

수강 후 이런걸 얻을 수 있어요

FPGA의 정의 및 작동 원리 이해
FPGA와 ASIC의 비교를 통한 FPGA 활용 가치 파악
FPGA 설계 절차(HDL 코딩 → 합성 → 배치·배선 → 비트스트림 생성) 숙지
FPGA 세부 설계 분야(인터페이스, 알고리즘 및 병렬 처리)에 요구되는 기술 파악
FPGA 개발 툴에 대한 이해
AMD FPGA 개발 툴인 Vivado 및 Vitis 설치 방법 파악
예제 디자인을 활용한 Vivado 개발 플로우

강의 소개

이 강의는 FPGA(Field-Programmable Gate Array)의 구조와 설계 흐름에 대한 기본 개념을 익히고, 실전적인 관점에서 설계를 구성하는 인터페이스 설계와 알고리즘 설계의 두 축을 중심으로 상세히 다룹니다. 초보자부터 실무자까지, FPGA 설계를 체계적으로 배우고자 하는 분들을 위한 입문 강의입니다.

또한 FPGA 설계는 본질적으로 ASIC 설계의 프로트엔드(front-end) 과정과 유사합니다. 따라서, ASIC 설계로 진입하기 위한 좋은 준비과정이 됩니다. 실제로 ASIC 프로젝트 초기에 FPGA로 프로토타이핑을 먼저 수행하는 경우도 흔하고, ASIC과 FPGA 양쪽에 능숙한 엔지니어가 많은 이유도 이 공통 기반 때문입니다.

학습 목표

FPGA가 무엇이며 왜 사용되는지를 이해한다.
FPGA 설계 흐름을 단계별로 학습한다.
인터페이스 설계(클럭, I/O, 메모리, 고속 통신 등)의 핵심 요소를 파악한다.
알고리즘 및 병렬처리 구조(DSP, LUT, 파이프라이닝, FSM 등)를 설계하는 개념에 대해 파악한다.
시스템을 통합적으로 구성하는 방법과 주의할 점을 이해한다.
FPGA 개발 툴을 이해하고, AMD FPGA 개발 툴 설치 방법을 파악한다.
FPGA 내부 구성 요소인, CLB와 메모리 블럭, DSP 등의 사용 방법을 학습한다.

FPGA 설계 흐름 (Design Flow)

요구사항 정의
- 무엇을 구현할지 기능, 성능, 입출력 조건 명확히 정의
RTL 설계
- Verilog HDL, system-verilog 또는 VHDL 등의 하드웨어 기술 언어로 설계
기능 시뮬레이션 (Functional Simulation)
- 설계 논리가 요구사항에 맞는지 시뮬레이션으로 확인
합성 (Synthesis)
- RTL 코드를 실제 게이트 수준 회로로 변환
배치 및 배선 (Place & Route)
- FPGA의 실제 자원(LUT, FF, DSP 등)에 설계 배치
비트스트림 생성 (Bitstream Generation)
- FPGA가 인식할 수 있는 구성 데이터 생성
프로그래밍 및 디버깅
- FPGA에 다운로드하고 동작 확인, 필요 시 수정

이런 분들께
추천드려요

학습 대상은
누구일까요?

FPGA 설계에 관심 있는 분
FPGA가 무엇인지 궁금하신 분
반도체 설계의 꿈을 가지신 분

안녕하세요
EasyFPGA입니다.

커리어인증

724

명

수강생

개

수강평

개

답변

4.6

점

강의 평점

개

강의

FPGA는 전통적인 반도체 설계 과정과 달리, 쉽고 빠르게 설계를 구현할 수 있는 장점을 가진 디바이스입니다. 디자인 소스만 있으면, FPGA의 논리 요소를 활용하여, 즉시 배치 및 연결이 가능합니다. 또한, 하드웨어적인 성격이 강하기 때문에 코드 역시 복잡하지 않고 직관적으로 작성할 수 있습니다.
중요한 것은 FPGA의 설계 개념과 Flow를 이해하며, 나아가서는 설계 목적과 대상에 대해 이해를 하는 것입니다. 이를 바탕으로 디자인 소스의 구조를 최적화하고, 알맞은 제약조건을 입력해 안정적인 FPGA를 설계하는 것이 핵심입니다.
강의에서는 코딩보다는 FPGA 설계 개념과 구조, 설계 방식 및 Flow를 중심으로 구성되며, Step-by-Step 실습 위주의 내용을 담을 것 입니다. 직접 구현하고 실습하며 노하우를 쌓아가는 것이 FPGA 엔지니어의 핵심이며, 앞으로 AI로 대체될 코딩 보다 더 큰 가치가 될 것입니다.
10+ 경력의 FPGA 및 하드웨어 설계 전문가로, 고속 데이터 처리 및 통신 시스템 설계, 영상 처리 등에 특화되어 있으며, 다양한 FPGA 프로젝트에 참여.
아래 Youtube나 Blog에서 추가적인 정보를 얻으실 수 있습니다.
- https://www.youtube.com/@easy-fpga
- easyfpga.blog

커리큘럼

전체

16개 ∙ (1시간 39분)

해당 강의에서 제공:

수업자료

섹션 1. FPGA 설계란?

4개 ∙ (29분)

1. FPGA가 무엇일까요?
09:48
2. FPGA 설계 플로우
06:15
3. FPGA 설계 세부 파트: 인터페이스
06:57
4. FPGA 설계 세부 파트: 알고리즘, 병렬 처리
06:10

섹션 2. FPGA 개발 툴

2개 ∙ (9분)

5. FPGA 개발 툴
04:28
6. Vivado 툴 설치
04:53

섹션 3. 프로젝트 생성 및 예제 (LED Blinking)

6개 ∙ (24분)

7. 첫 Vivado 프로젝트 생성하기
02:24
8. LED Blinking: 디자인 및 시뮬레이션
09:44
9. LED Blinking: 디자인 마이그레이션 및 수정
02:17
10. LED Blinking: 제약조건 추가 및 Implementation
05:25
11. LED Blinking: ILA (디버깅 포트) 추가
02:31
12. LED Blinking: 테스트 및 마무리
02:04

섹션 4. FPGA 내부 구성 요소

4개 ∙ (36분)

강의 게시일: 2025. 06. 27.

마지막 업데이트일: 2025. 08. 19.

수강평

전체

41개

4.7

41개의 수강평

tpxelect
수강평 1
∙
평균 평점 5.0
2025. 11. 26.
수정됨
5
100% 수강 후 작성
FPGA에 대해서 잘 알려주시려고 노력한 점이 보입니다. 앞으로도 좋은 강의 부탁드립니다. 강사님 고맙습니다.
배부한
수강평 1
∙
평균 평점 5.0
2025. 11. 15.
5
100% 수강 후 작성
FPGA 코딩이 어떻게 이루어지는지 내부에서 어떤구조로 동작하게 되는지 쉽고 간단하게 설명해주어 많은 도움이 되었습니다.
심준기
수강평 2
∙
평균 평점 5.0
2025. 11. 21.
5
100% 수강 후 작성
FPGA 기초에 대해 잘 배웠습니다.
아크3
수강평 4
∙
평균 평점 5.0
2026. 03. 11.
5
100% 수강 후 작성
RTL 코드 구현에만 중점을 잡고 공부하고 있었는데 이 강의를 통해 FPGA와 Vivado 활용법을 좀 더 알게 된 것 같습니다. 무료강의지만 엄청난 내용들을 담고 있으니 꼭 들어보시는걸 추천드립니다.
haneuli
수강평 15
∙
평균 평점 5.0
2025. 09. 23.
수정됨
5
25% 수강 후 작성
FPGA 구조를 이해하는데 도움이 많이 됐어요. 감사합니다.

EasyFPGA님의 다른 강의

지식공유자님의 다른 강의를 만나보세요!

FPGA에 UART 구현하기

EasyFPGA

₩27,500

초급 / FPGA, system-verilog, uart, vivado

5.0

(3)

미션

UART는 가장 기본적이며 널리 활용되는 시리얼 통신 방식으로, FPGA 설계를 처음 접하는 입문자에게 매우 적합한 학습 주제입니다. 본 강의에서는 UART의 통신 원리와 프레임 구조를 상세히 이해하고, 이를 기반으로 RTL(Register Transfer Level) 설계를 통해 송수신 로직을 직접 구현해보는 과정을 진행합니다. FPGA 상에서 UART를 구현함으로써 디지털 회로 설계 능력을 체계적으로 키우고, 시뮬레이션 및 검증을 통해 실제 하드웨어 수준에서 동작을 확인하는 경험을 쌓을 수 있습니다. 또한 Soft Processor인 MicroBlaze와 Xilinx UART IP를 활용한 방식도 함께 학습하여, 프로세서 기반의 시스템 설계 흐름 및 인터페이스 구성을 폭넓게 이해하게 됩니다. 이를 통해 논리 설계와 프로세서 설계를 아우르는 포괄적인 개발 역량을 갖출 수 있습니다.

초급

FPGA, system-verilog, uart

FPGA에 UART 구현하기

EasyFPGA

₩27,500

초급 / FPGA, system-verilog, uart, vivado

5.0

(3)

미션

FPGA로 배우는 실전 이더넷 시스템 구현 – TEMAC IP 기반 Gigabit 통신 설계

EasyFPGA

₩49,500

초급 / Verilog HDL, FPGA, ethernet, xilinx, vivado

2.7

(3)

미션

이 강의는 AMD FPGA와 TEMAC IP를 이용해 Gigabit Ethernet 통신 시스템을 설계하는 방법을 소개합니다. Vivado에서 TEMAC IP를 생성 및 설정하고, Top 모듈과 연결하여 1Gbps 속도의 Ethernet 프레임 송수신이 가능한 하드웨어 시스템을 설계합니다. Ethernet 프로토콜의 기본 개념, 프레임 구조, 디버깅 방법(ILA, Wireshark 등)도 함께 학습합니다. ARP 응답 및 UDP 송신 RTL을 설계하고 PC에서 성능을 측정합니다.

초급

Verilog HDL, FPGA, ethernet

FPGA로 배우는 실전 이더넷 시스템 구현 – TEMAC IP 기반 Gigabit 통신 설계

EasyFPGA

₩49,500

초급 / Verilog HDL, FPGA, ethernet, xilinx, vivado

2.7

(3)

미션

비슷한 강의

같은 분야의 다른 강의를 만나보세요!

FPGA로 배우는 실전 이더넷 시스템 구현 – TEMAC IP 기반 Gigabit 통신 설계

EasyFPGA

₩49,500

초급 / Verilog HDL, FPGA, ethernet, xilinx, vivado

2.7

(3)

미션

초급

Verilog HDL, FPGA, ethernet

FPGA로 배우는 실전 이더넷 시스템 구현 – TEMAC IP 기반 Gigabit 통신 설계

EasyFPGA

₩49,500

초급 / Verilog HDL, FPGA, ethernet, xilinx, vivado

2.7

(3)

미션

FPGA에 UART 구현하기

EasyFPGA

₩27,500

초급 / FPGA, system-verilog, uart, vivado

5.0

(3)

미션

초급

FPGA, system-verilog, uart

FPGA에 UART 구현하기

EasyFPGA

₩27,500

초급 / FPGA, system-verilog, uart, vivado

5.0

(3)

미션

제품부터 시작하는 인우의 반도체 CHIP 회로설계 이야기

회로설계 멘토 삼코치

무료

초급 / Verilog HDL, digital-signal-processing, circuit, verilog, analog-digital-converter

4.9

(141)

3,300+

답변 활발

반도체(CHIP) 회로설계 직무로 삼성전자/SK하이닉스/LX세미콘/현대모비스/팹리스 회사를 준비 중이라면, '이것' 모르시면 안 됩니다!

초급

Verilog HDL, digital-signal-processing, circuit

제품부터 시작하는 인우의 반도체 CHIP 회로설계 이야기

회로설계 멘토 삼코치

무료

초급 / Verilog HDL, digital-signal-processing, circuit, verilog, analog-digital-converter

4.9

(141)

3,300+

답변 활발

설계독학's Verilog 마스터 Season 2 (실전 코테 끝판왕: 고난도 문제로 완성하는 이직 프리패스)

설계독학맛비

₩275,000

중급이상 / Verilog HDL, FPGA, system-verilog, rtl

답변 활발

Season 1이 실력 점검과 기본기 다지기였다면, Season 2는 오직 '합격과 이직'을 위한 실전 압축 훈련입니다. 단순한 문법이나 게이트 레벨을 넘어, 실제 대기업/외국계 현업과 코딩 테스트에 빈출되는 최상위 고난도 모듈(CDC, 동기/비동기 FIFO, AMBA APB, SPI, I2C, FIR 필터 등)을 직접 설계해 봅니다. 면접관의 꼬리물기 압박 질문에도 흔들리지 않는 단단한 설계 역량이 필요하신가요? 지방대에서 외국계 반도체 기업으로 이직을 이뤄낸 ETA의 모든 실전 노하우와 코딩 테스트 끝판왕 문제들을 이 강의에 모두 담았습니다. 마지막 시즌, 당신의 이직 프리패스를 완성해 보세요.

중급이상

Verilog HDL, FPGA, system-verilog

설계독학's Verilog 마스터 Season 2 (실전 코테 끝판왕: 고난도 문제로 완성하는 이직 프리패스)

설계독학맛비

₩275,000

중급이상 / Verilog HDL, FPGA, system-verilog, rtl

답변 활발

Verilog FPGA Program 6 (ddr Arbiter)

alex

₩110,000

초급 / Verilog HDL, FPGA

5.0

(3)

본 강의는 DDR Memory Arbiter를 구현합니다.

초급

Verilog HDL, FPGA

Verilog FPGA Program 6 (ddr Arbiter)

alex

₩110,000

초급 / Verilog HDL, FPGA

5.0

(3)

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

alex

₩110,000

초급 / Verilog HDL, FPGA

본 강의는 DDR Memory Arbiter를 구현합니다.

초급

Verilog HDL, FPGA

Verilog FPGA Program 6 - DDR Arbiter (HIL-A35T)

alex

₩110,000

초급 / Verilog HDL, FPGA

FPGA 구현을 위한 RISC-V CPU 설계 ① Python으로 배우는 RV32I 명령어 구조와 실행 원리

EdgeChipLab

₩36,300

얼리버드

20%

₩29,040

초급 / riscv, cpu-architecture, instruction-set-architecture, FPGA, 컴퓨터 구조

New

CPU를 만들겠다고 마음먹으면 대개 회로도부터 찾습니다. 그런데 도면을 펼치는 순간 답할 수 없는 질문이 생깁니다. 이 블록은 왜 여기 있어야 합니까? 레지스터를 읽는 포트는 왜 두 개입니까? 답은 모두 명령어에 있습니다. 명령어가 무엇을 요구하는지 알면 어떤 회로가 필요한지가 정해집니다. 반대 순서로는 되지 않습니다. RISC-V 강의는 이미 여럿 있습니다. 하지만 대부분 슬라이드에 값을 띄우고 "이렇게 됩니다"라고 말한 뒤 넘어갑니다. 수강생은 그 값이 맞는지 확인할 방법이 없습니다. 이 강의는 파이썬 명령어 실행 시뮬레이터를 함께 드립니다. run ADD 라고 치면 그 자리에서 기계어가 조립되고, 32비트가 필드별로 펼쳐지고, 레지스터가 어떻게 바뀌는지 화면에 나옵니다. 교재의 모든 숫자가 이 도구의 실행 결과이며, 여러분 화면에서 똑같이 재현됩니다. 상용 디버거는 라이선스가 필요하고 시뮬레이터는 설치가 벽입니다. 이 도구는 파이썬만 있으면 됩니다. 보드도, 라이선스도, 설치도 필요 없습니다. RV32I 명령어 40개를 하나도 빠뜨리지 않고 직접 실행하며, 회로가 무엇을 해야 하는지 스스로 알아내는 과정입니다.

초급

riscv, cpu-architecture, instruction-set-architecture

FPGA 구현을 위한 RISC-V CPU 설계 ① Python으로 배우는 RV32I 명령어 구조와 실행 원리

EdgeChipLab

₩36,300

얼리버드

20%

₩29,040

초급 / riscv, cpu-architecture, instruction-set-architecture, FPGA, 컴퓨터 구조

New

FPGA의 기초

4.7

수강 후 이런걸 얻을 수 있어요

강의 소개

학습 목표

FPGA란?

FPGA 설계 흐름 (Design Flow)

FPGA 설계 세부 분야

FPGA 설계 툴

Vivado 설치

LED Blinking (예제)

FPGA 내부 구성 요소

이런 분들께
추천드려요

안녕하세요
EasyFPGA입니다.

커리큘럼

수강평

EasyFPGA님의 다른 강의

비슷한 강의

FPGA의 기초

4.7

수강 후 이런걸 얻을 수 있어요

강의 소개

학습 목표

FPGA란?

FPGA 설계 흐름 (Design Flow)

FPGA 설계 세부 분야

FPGA 설계 툴

Vivado 설치

LED Blinking (예제)

FPGA 내부 구성 요소

이런 분들께 추천드려요

안녕하세요 EasyFPGA입니다.

커리큘럼

수강평

EasyFPGA님의 다른 강의

비슷한 강의

이런 분들께
추천드려요

안녕하세요
EasyFPGA입니다.