설계독학's Verilog 마스터 Season 2 (실전 코테 끝판왕: 고난도 문제로 완성하는 이직 프리패스)
Season 1이 실력 점검과 기본기 다지기였다면, Season 2는 오직 '합격과 이직'을 위한 실전 압축 훈련입니다. 단순한 문법이나 게이트 레벨을 넘어, 실제 대기업/외국계 현업과 코딩 테스트에 빈출되는 최상위 고난도 모듈(CDC, 동기/비동기 FIFO, AMBA APB, SPI, I2C, FIR 필터 등)을 직접 설계해 봅니다. 면접관의 꼬리물기 압박 질문에도 흔들리지 않는 단단한 설계 역량이 필요하신가요? 지방대에서 외국계 반도체 기업으로 이직을 이뤄낸 ETA의 모든 실전 노하우와 코딩 테스트 끝판왕 문제들을 이 강의에 모두 담았습니다. 마지막 시즌, 당신의 이직 프리패스를 완성해 보세요.
41명 이 수강하고 있어요.
난이도 중급이상
수강기한 무제한
- 미해결
L2_P08 SRAM 코드 리뷰 부탁드립니다.
`timescale 1ns / 1ps module sync_sram_ctrl #( parameter ADDR_WIDTH = 8, parameter DATA_WIDTH = 16 )(
verilog-hdlfpgasystem-verilogrtl정회운
・
18일 전
1
32
2
- 미해결
L2_P4 data_average 코드 리뷰 및 waveform 질문 드립니다.
`timescale 1ns / 1ps module data_avg ( input logic clk, input logic rstn, in
verilog-hdlfpgasystem-verilogrtl정회운
・
한 달 전
1
66
2
- 미해결
LV2-2 Patter Detector code review 부탁드립니다.
`timescale 1ns / 1ps module pattern_detector_no_fsm ( input logic clk, input logic rstn,
verilog-hdlfpgasystem-verilogrtl정회운
・
한 달 전
1
44
1
- 미해결
환경 설정하는 guide 최신화 부탁드립니다.
안녕하세요,이번 강의 처음으로 수강하는 수강생인데 이전 버전의 환경 설정하는 영상이나 글 따라해도 계속 막힙니다.build시 자꾸 에러가 나오거
verilog-hdlfpgasystem-verilogrtl정회운
・
한 달 전
1
78
2