디버깅으로 배우는 RISC-V 아키텍처 -2부
오픈 소스 기반의 최신 CPU 아키텍처인 RISC-V의 핵심 개념과 실용적인 팁을 쉽고 상세하게 설명합니다.
다른 수강생들이 자주 물어보는 질문이 궁금하신가요?
- 미해결
Exception 과 trap 계념 설명이 이상하네요
10. Exception: RISC-V 레퍼런스 문서 분석 에 6분 40 초에서 나와 있는 excetpion 은 trap 을 포괄하는 계념
cpucpu-architectureriscv작성자 없음
・
5달 전
0
46
1
- 미해결
강의 문서 미제공
강의 자료 중 T32 debug 관련 자료는 있으나, 강의 문서는 존재하지 않네요. 참고로, RISC-V 1 강의에서는 강의 문서가 첨부되어 있었고, 강의 문서를 제공하는 것이 맞다고 봅니다. &nb
cpucpu-architectureriscv박정모
・
10달 전
0
80
3