함께 성장할 스터디를 모집해보세요

HLS(High Level Synthesis) 스터디 모집

모집중

[개발 스터디 모집 내용 예시] 스터디 주제 : vitis-HLS를 사용한 HW 설계 스터디 목표 : 의논해봐요 :) 예상 스터디 일정(횟수) : 주 1~2회 예상 커리큘럼 간략히 : 의논해봐요 :) 예상 모집인원 : 3~4명 스터디 소개와 개설 이유 : HLS 학습 스터디 관련 주의사항 : 실습을 위해 HLS 합성한 결과 올려볼 FPGA 보드 정도는 있으면 좋지 않을까요? 스터디에 지원할 수 있는 방법을 남겨주세요. (이메일, 카카오 오픈채팅방, 구글폼 등.) 😀 HLS 스터디 모집 https://open.kakao.com/o/svtAeuxg

• fpga
• verilog
• systemverilog
• vitis
• hdl