･
수강평 1
･
평균평점 5.0
Verilog 설계와 테스트벤치에서의 검증만 경험하고, 실제 HW에서 검증해 볼 수 있는 환경이 필요했습니다. Vivado에서 FPGA에 올리기 위한 비트스트림 생성 기능까지 제공함을 알고 있었는데, 어떻게 기능들을 사용할지 막막하고, 막상 보드를 구매하는 과정부터 막막함이 많았습니다. 맛비님 강의를 수강하기 위해 보드 선정도 해 보고, 제공해주신 강의를 들으며, FPGA를 통한 HW 설계란 어떤 것인지, Ideal 하지 않은 실제 HW에서는 어떤 제약들이 존재하는지(STA를 통해 Timing Met을 위한 과정 등)을 몸소 체험해 볼 수 있었습니다. 이제 강의를 수강하였으니(학부 수업과 병행하는 관계로 꽤 오랜 시간 걸렸지만..) 하나씩 곱씹어 보면서 HW 설계 역량과 Vitis를 사용하기 위해 SW 역량까지 같이 길러보려 합니다. 학부생 수준에서는 Synopsys나 Cadence Tool을 사용하기 어려운 실정인데, 저희 학교에서 Frontend Tool을 제공하는 강의가 있어 모두 다루어 본 결과, DFT를 제외하면 사실상 Vivado로 커버가 거의 가능해서, ASIC 설계를 희망하시는 분들도 수강하시면 아주 좋을 듯 합니다. 좋은 강의 제공해주셔서 감사합니다. XUP 실습이 완료되는 대로 AMBA AXI에 대한 깊은 이해를 위해 Verilog 시즌 2에서 다시 찾아뵙겠습니다.
말씀해주신 모든 내용을 한 줄 한 줄 감사한 마음으로 읽었습니다. Vivado 기반의 FPGA 실습 환경에서 학생분들이 실제 HW 설계와 시스템 제약(STA, Bitstream 등)을 체감하며 배울 수 있기를 바랐는데, 그 취지를 이렇게 명확히 공감해주셔서 강의자로서 큰 보람을 느낍니다. 말씀처럼 DFT를 제외한 대부분의 영역을 Vivado 내에서 다룰 수 있기에, Frontend 설계를 처음 시작하는 분들께 의미 있는 출발점이 되었으면 합니다. 다음 시즌에서 더욱 실전적인 AMBA AXI 구조와 SoC 흐름까지 자연스럽게 연결될 수 있도록 준비하겠습니다. 긴 시간 투자해주신 수강과 깊은 피드백, 진심으로 감사드립니다.
