묻고 답해요

16bit Data Width 사용하기

미해결

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

안녕하십니까? 열심히 강의를 보고 있습니다. 현재 BRAM을 활용해서 DPRAM 구현을 해야 합니다. 외부에 연결되는 MCU와 16bit Data Width로 진행하고자 합니다. 설명 or 자료를 보면 최소 32bit인 것처럼 소개를 하고 있습니다. 이런 경우, 어떻게 접근해야 하나요? 편법(?)으로 상위 16bit를 내부적으로 'L'로 고정을 시켜버리고, 외부로는 하위 16bit만 핀 할당하는 방식으로 하면 될까요? 이 경우, 순차적인 메모리 접근(주소 증가/감소)을 다르게 해야 할 듯 한데... BRAM을 할당할 때, 16bit로 해도 되는지요?

• 16bit
• datawidth
• 임베디드
• verilog-hdl
• fpga