안녕하세요. CS (Chip Select)가 왜 채널별로 2개가 아니라 4개의 핀이 존재하는지 질문드립니다. RK3399 데이터시트 : Support up to 2 ranks (chip selects) for each channel; totally 4GB(max) address space. Maximum address space of one rank in a channel is also 4GB, which is software-configurableRS512M32LZ4D2ANP (LPDDR4칩) 데이터시트 : Chip Select: CS is part of the command code. Each channel (A & B)has its own CS signal. 위 내용을 보면 AP에서도, LPDDR4에서도 각각 2개의 CS를 지원한다고 되어있는데, 실제 핀맵을 확인해보면 AP 기준으로는 채널당, LPDDR4 기준으로는 칩당 각각 4개의 CS가 있는 것을 확인하였습니다. (AP 기준으로는 DDR0_CSN1~4 or DDR1_CSN1~4 , LPDDR4 기준으로는 CS0a, CS1a, CS0b, CS1b) 마찬가지로 JEDEC 문서에서도 CS 핀이 두개인걸 확인했습니다. RS512M32LZ4D2ANP 칩 데이터시트 기준으로, 한 개의 칩 안에 두개의 채널이, 그리고 한 채널당 두개의 랭크가 존재하기 때문에, 각 채널당 랭크 선택을 위한 CS가 각각 2개씩 있어, 칩 한개에는 총 4개의 CS가 존재하는 걸까요? 감사합니다.

안녕하세요!저는 프론트엔드 개발자로 일하고 있는 수강생입니다!CS 공부를 제대로 해본적도 없고, 지식도 없다고 생각하여 강의를 듣게 되었습니다!물론 단시간에 전공자만큼의 지식을 쌓기는 영상에서 말씀하신것 처럼 어렵다는걸 알고 있지만, 그렇다면 제가 전공자만큼의 CS지식과 개발자 시장에서 경쟁력을 갖추기 위해선 어떤 공부를 더 해야할지 대략적으로나마 가르쳐주실 수 있을까요!?혹은 이런 강의와 네트워크, 운영체제,자료구조,알고리즘을 추가로 공부하면서 꼬리를 무는 학습 방식으로 계속 학습을 이어나가면 될까요!?

ThreadPool의 레퍼런스를 까보니 Static Class 로 정의되어있는 것을 봤습니다.ThreadPool이 메모리에 올라가는 시기는 언제인가요? 해당 타이밍을 조절할 방법이 있나요?