묻고 답해요

D 플립플롭 실습 질문 있습니다.

미해결

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

맨 처음 DUT 모듈에서 터미널 리스트로 input/output port를 다 선언하시고 괄호까지 닫으신다음 reg 타입으로 내부 선언을 해주신 이유가 궁금합니다. 내부에서 선언은 무엇 때문에 하는건가요?

• d
• verilog-hdl
• 플립플롭
• 임베디드
• 디지털
• 논리회로
• fpga