미해결
아날로그 회로설계 실무 : Analog IP 설계와 성능 개선하기
LDO설계 버퍼
안녕하세요 삼코치님. 현재 LDO 를 설계 중입니다.Load cap = 100n F , Load current = 0~50mA정도로 맞춰두고 설계 중인데요. 버퍼 없이 esr 저항과 피드백저항-출력단 사이 있는 cap 만으로 설계시 0~20mA 사이에서 stability 시뮬시 PM 이 30도 이하로 나와 한계를 느껴 buffer 를 삽입하려고 합니다.강의자료와 LTspice 샘플에서 buffer 를 어떤 과정으로 설계 하셨는지 궁금합니다. 또한 buffer 의 특성이 입력을 바꿨을때 출력이 그대로 따라가고 gain 이 1에 가까운걸로 아는데 샘플의 source follower 를 따로 떼서 시뮬레이션시 입력이 출력변화와 많이 차이가 나는것을 보았습니다. 혹시 제가 source follwer 시뮬레이션 할때 따로 load cap 을 안달고 시뮬레이션 해서 그런지 궁금합니다.만약 source follwer 만 따로 떼서 설계한다음 붙히려면 어떤 절차로 설계해야 하는지 감이 안잡혀 질문드립니다.source follwer 를 따로 설계시 어떤 절차로 해야 하는지샘플의 source follwer 는 왜 입력이 출력을 안 따라가는지감사합니다.