전자캐드기능사 자격증이 있는데 필기시험은 암기이고, 실기시험은 orcad로 진행해요.자격증이 있으면 플러스겠지만, 실제로 준비하는 분을 보신적이 있으신가요?

안녕하세요 삼코치님, 9분대 관해서 질문 있습니다.삼코치님께서 JTMS_F407, NTRST_F407을 PB14,PB13,PB12에 달고,이건 데이터시트 Pin configure에서 main function을 따랐다고 설명해주셨습니다.근데 STM32F103의 데이터시트를 보니 main function에는 그냥 pin name과 똑같이 PB14, PB13, PB12 이렇게만 써져있던데, 어떤걸 근거로 라벨을 붙이신건지 궁금합니다. 감사합니다.

안녕하세요! stm32강의를 듣다가 궁금한게 생겼는데, 보통 회로에서 클럭 생성과 제어를 위해 PLL블록 또는 X 크리스탈로 일정한 클럭을 만들어주는 걸로 알고 있는데, 이 둘은 회로 안에서 항상 같이 쓰이나요?

이번강의는 끝나고. stm32에 대한 펌웨어에 관한 강의 듣고 싶은데...어느것을 들어야 하나요?현재 강의 6개 뿐인데.. stm32펌웨어강의는 없는것 같아서..혹시 stm32펌웨어 대한 추천해주실 강의는 없으신지요?? 

이더넷 고속 신호에 라우팅에 대한 보충 설명 계획이 있으신지 문의드립니다.고속 신호인만큼 임피던스 매칭과 관련된 종단처리방법, 전송 선로, 반사, 스큐나 지터 같은 SI적인 요소가 반영된 PCB 아트웍 가이드에 대한 내용입니다.

SP/SN 신호에 Rsense 연결 관련하여 질문드립니다.데이터시트에는 아래와 같이 명시되어 있습니다.SP와 SN이 sense 저항으로 연결이 되어야 한다.또한 Application에도 low side FET 2개의 소스가 SP로 연결되며, SP와 SN이 50 m옴으로 연결되어 있습니다. 따라서 아래와 같이 Schematic이 설계되어야 하는 것이 맞는 것 같은데,제가 잘못 이해한 부분이 있는지 질문드립니다. 아래는 강의자료의 Schematic 입니다.  아울러, 데이터시트에 명시되어 있는 nFault와 SNSOUT 신호의 pull-up 관련해서는 강의에서 빠진 것 같은데 맞을까요?

PHY칩 schematic 설계하기 강의에서TX_DO,TX_EN에서 TX 는 송신으로 알고 있는데 input으로 두는 이유는 데이터 시트에 input으로 되어 있어서 그렇게 두는 건가요?같은 맥락으로 RX_~ 포트 설정시에도 output으로 두는 이유를 알고 싶습니다. 또한, RX_DV,/CRS_DV 는 데이터 시트에 Reset일때 input, active일 때 output으로 되어 있는데 양방향으로 놔두 이유도 궁금합니다.같은 맥락으로 TX_CLK는 양방향인데 RX_CLK는 단방향인지 궁금합니다. 

삼코치님 안녕하세요! 현재 PCB HW설계 실무강의 수강중에 있습니다. 처음 신청할때 무제한 강의 수강이 가능하다는 글을 본거같은데 현재는 사라진거 같아 어떻게 신청을 해야하는지 알려주시면 감사하겠습니다!

Debugger 스케메틱 설계를 진행하고 ERC를 돌렸는데 footprint랑 Label문제로 waring이 33개가 뜹니다.footprint library를 강의에서 설정한대로 .PCBLIB로 만들었고 label을 다 붙혔는데 어떻게 해결해야 할까요??

안녕하세요 삼코치님.현재 삼코치님의 강의를 수강 중인 학생입니다.직무 관련하여 궁금한 점이 있어 글을 남깁니다.FPGA를 공부하다 보면 로직 설계, 타이밍 검증, Layout 등을 진행하게 되는데 만약 MCU 기반의 보드 설계 직무에 지원할 경우 펌웨어 역량을 강조하는 것이 좋을지 아니면 아날로그/디지털 회로 개발 역량을 더 중심으로 두는 것이 좋을지 고민이 됩니다.제 생각엔 RTL로 코드를 작성하고 타이밍을 제어했던 경험은 MCU의 로직 설계와도 비슷해 보이지만 어떻게 보면 회로 구성을 위한 코드 작성 경험이므로 HW 개발자로 보는게 맞는지 궁금합니다. 

📌 질문 제목 예시KiCad 9.0에서 Footprint 등록/인식 문제 (footprint not found) 해결 방법 문의📌 질문 내용 (정리본)안녕하세요, 현재 KiCad 9.0로 전원 회로 PCB 설계를 진행 중인데, Footprint 등록/인식 문제가 해결되지 않아 도움을 요청드립니다.📍 상황BOM에 따라 부품 Footprint를 추가하려고 함 (SS34, SMBJ5.0A, AMS1117 등)외부 .kicad_mod 파일들을 D:/PCB_LIB/1 경로에 저장해둠시도한 방법:.pretty 폴더 생성 → .kicad_mod 파일 복사 후 Global Library 등록Project Library로 추가Footprint 필드에 직접 Nickname:FootprintName 입력절대경로(D:/PCB_LIB/1/SS34.kicad_mod) 입력결과: 여전히 footprint not found 메시지가 뜨거나 Footprint Browser에 보이지 않음📍 확인한 점Preferences → Configure Paths 에서 기본 KICAD9_FOOTPRINT_DIR는 정상KiCad 설치 폴더 내 기본 라이브러리(예: Capacitor_SMD.pretty)는 정상 동작외부 폴더(D:/PCB_LIB/1)만 인식이 안 됨📍 질문.kicad_mod 파일이 들어 있는 폴더를 등록했는데도 인식이 안 되는 원인이 무엇일까요?KiCad 9.0에서 외부 Footprint를 쓸 때 가장 안정적인 등록 방식은 무엇인가요?혹시 제가 Project Library vs Global Library를 혼동한 걸까요?단순히 포트폴리오용 PCB라면, KiCad 기본 Footprint(Diode_SMD:D_SMA, Package_TO_SOT_SMD:SOT-223-3_TabPin2 등)를 사용하는 게 더 안전한지도 궁금합니다.📌 마무리현재는 Footprint 매칭이 안 돼서 PCB로 넘기질 못하고 있습니다.혹시 제가 놓친 부분이나 KiCad 9.0 버전에서 Footprint 등록 시 주의할 점이 있다면 알려주시면 감사하겠습니다 🙏

안녕하세요. 삼코치님 질문사항이 있습니다. 직무면접 or 자소서를 작성할때, 이 강의를 통해서는 Schematic을 작성하고, Layout까지 진행을 하였는데요. 실물을 제작하고 동작여부를 확인하고 추가적은, EMI/EMC TEST 그리고 신뢰성 테스트를 진행하지는 않았습니다. 그래서, 신입으로서 어떤 것을 개선했다.? 고 어필하기에는 조금 면접에서 어려움이 있지 않을까 해서 질문드립니다. 어떠한 방향으로 작성하고 얘기를 해야할지 궁금합니다.

안녕하세요. 삼코치님질문사항이 있습니다. Power Plane에 경우, 갈색 막대로 구분을 지어 놓으셨는데, 실제 Plane상에도 구분을 시켜두는 것이 맞겠지요...? via의 경우 관통홀인데, 제가 연결을 원하는 부분을 따로 Layer 지정을 해줘야 할까요?  

안녕하세요. 삼코치님 질문사항이 있습니다. RJ45 pin에 연결하는 다이오드인데요, 캐소드 부분에 GND의 Value가 들어가 있어야하는데 다른 신호라인으로 연결되어있는 경우 Schematic 라우팅을 잘못 한걸까요?  

안녕하세요. 삼코치님 질문사항이 있습니다. 샤시? 그라운드라는게 결국 제품의 껍질인데, 이런 샤시 그라운드를 plane 그라운드랑 연결이 되어서 plane 그라운드에서 샤시 그라운드 쪽으로 노이즈 성분을 아예 밖으로 빼준다고 생각하면 될까요?

안녕하세요!! 코치님!PCB HW와 살짝 다른 질문일 거 같은데요...!여러 회사의 JD를 보면아래와 같은 말들이 많이 나오는데- 회로설계 및 통신/제어용 FPGA Firmware 개발- VHDL 개발- FPGA 기반 신호처리 기능 구현- FPGA 고속 인터페이스 회로 설계 및 검증- FPGA SoC 활용 모듈 개발- 디지털 신호처리 기반 HW구현- FPGA 및 ARM Core 기반 펌웨어 설계 및 제어로직 구현혹시 FPGA를 개발한다와 디지털회로를 설계한다는 어떤 차이인가요..?예를 들어 Verilog로 코드를 작성하는 건 RTL 설계이고,다 작성한 시점 이후에 보드의 PL에 올려서 인터페이스며 등등을 설계하여 FPGA 칩을 완성시키는 게 FPGA인가요..?개념이 헷갈려서 질문드립니다!! 물어볼 곳이 없네요...감사합니다!!

안녕하세요. 삼코치님 질문사항이 있습니다. 4Layer의 경우 plane이 inner에 배치되어있고, signal line이 각 외층에 존재하고있는데, plane사이에 시그널을 배치하는 스트립라인 구조가 아닌 마이크로 스트립 구조를 사용하는 이유가 무엇인가요? 이전 수업에서 말씀해 주신것처럼 스트립라인 구조로 plane사이에 하나라도 시그널 라인을 놓게되면 노이즈로부터 안정적인 구조일텐데 이유가 있을까요?

안녕하세요. 삼코치님 질문사항이 있습니다. 강의 중, "파워와 그라운드 면은 밀접하게 결합시킨다. "라고 설명을 해주셨는데, 이는 고주파 노이즈 억제 효과가 좋아진다. 라는 효과까지 설명해주 셨습니다. 고속 신호선의 경우, 아래와 같은 구조로 형성 되어 있을텐데 회로 입장에서 보면 어떤식으로 디커플링 캡으로 역할을 하나요?고속 신호선에 디커플링 캡이 그라운드 쪽으로 연결 되었다고 보면 될까요? ____________________________Power plane____________________________ Dielectric_________고속 신호선_____________________________________ Dielectric____________________________GND plane 추가로,,, 이런 내장 캡은 기존에 설계한 디커플링이나 커플링 캡의 기생 성분으로 역할을 하지는 않을까요?

안녕하세요. 삼코치님 질문이 있습니다. 단순한 질문인데, 극성 캡과 양극성 캡의 용도차이는 뭔지 여쭤볼 수 있을까요?

via의 net을 수동으로 조절해서 GND를 선택하라고 하셨는데 GND via가 존재하지 않습니다. PCB Layout을 자동으로 업데이트한 결과 삼코치님의 레이아웃과 저의 레이아웃 결과가 다릅니다.이 그림은 저의 레이아웃인데 저의 것에는 A 쪽에 3.3V가 연결이 되어 있는 것처럼 보이지만, 삼코치님의 레이아웃에는 GND가 연결이 되어 있어 GND via와 연결되도록 되어 있습니다. 어떤 것에서 잘못되어서 이런 오류가 발생했는지 알고 싶습니다. 항상 양질의 강의 제공해주시고 회로설계 지식에 도움을 주셔서 진심으로 감사드립니다.