AXI4-Lite VS AXI4
- 먼저 유사한 질문이 있었는지 검색해보세요.
- 서로 예의를 지키며 존중하는 문화를 만들어가요.
- 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.
답변 1
1
안녕하세요 :)
알고계신 이유면 충분해 보여요.
Data bit width 가 클수록 1cycle 에 전달할 수 있는 data 양이 큰거고,
Burst Length 가 클수록 request 횟수가 줄어들고 연속 data 가 넘어가니까 시간상 이득이 있습니다.
즐공하세요 :)
Arty z7 -20 보드의 경우
1
80
2
RVALID/RREADY 핸드셰이크 발생 시 RDATA 전이가 발생해도 문제가 없는 이유?
1
107
4
수강 순서 질문 있습니다
1
103
2
UART의 역할이 PC와 PS를 연결해 주는 역할로 알고 있습니다.
1
112
2
HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?
1
115
2
UART0, 1 중 선택
1
150
2
datamoverbram모듈질문
1
119
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
169
2
vitis 설치 관련 질문 있습니다!
1
185
2
FPGA 공식문서 읽는법
1
180
2
보드 추가의 클릭창이 없습니다.
1
175
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
245
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
163
1
Vitis 코드 작성
1
195
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
398
3
[9장 led 점등 시간 제어 불가]
1
164
2
Platform Invalid 오류
1
298
3
WSL 설치 관련 문의드립니다!!
1
150
2
Vivado 툴, 파일 질문드립니다!
1
271
2
9장 LED 점등 안됨
1
214
3
Edit in IP Packager 이후에
1
154
1
Fpga 로직
1
159
2
pmu-fw is not running
1
265
2
Create Project에 대해서 궁금해요
1
174
2