강의

멘토링

커뮤니티

인프런 커뮤니티 질문&답변

유승재님의 프로필 이미지
유승재

작성한 질문수

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

[FPGA 22장] 프로젝트 Fully Connected Layer 설계 - 실습편

reset_n 관련 질문

작성

·

501

1

안녕하세요, 

수업을 여러번 복기 하는 중, 의문점이 생겨 질문드립니다.

 

data_mover_bram.v 코드 중, 사진으로 첨부한 부분을 보면

 

만약 reset_n이 주어지지 않고 바로 data_mover가 동작하게 된다면, addr_cnt_read가 initialize가 되지 않은 상태에서 increment 동작 (addr_cnt_read <= addr_cnt_read +1)을 하게 됩니다.

 

따라서 코드 진행 중에 문제를 발생시킬 것 같은데, 제 생각이 맞나요? (쓰레기 값 + 1 이 되겠죠...?)

 

추가적으로 lab22_main.c에서 HW에게 resent_n을 주는 코드를 찾지 못하였는데, 그럼에도 잘 작동하는 이유가 무엇일까요?

 

감사합니다.

답변 1

1

설계독학맛비님의 프로필 이미지
설계독학맛비
지식공유자

안녕하세요 :)

알고계신대로 reset 이 필요합니다.

해당 질문은 다음 링크를 참고하시면 도움이 되실 것 같아요. (유사한 질문을 받은적이 있었습니다.)

결론은 reset 이 전원을 키고 HW가 올라가면 한번! 잘 들어가고 있었다 입니다.

즐공하세요 :)

 

유승재님의 프로필 이미지
유승재

작성한 질문수

질문하기